### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-142918

(43)Date of publication of application: 25.05.2001

(51)Int.Cl.

G06F 17/50 H01L 21/82 H01L 27/04 H01L 21/822

(21)Application number: 11-321346

(22)Date of filing:

11.11.1999

(71)Applicant: FUJITSU LTD


(72)Inventor: SUBIRU ROI


**IWASHITA HIROAKI NAKADA TSUNEO** 

### (54) DEVICE AND METHOD FOR GENERATING PROPERTY TO BE VERIFIED ABOUT HARDWARE

PROBLEM TO BE SOLVED: To provide a method for automatically generating a property to be verified about hardware described in a hardware description language.

SOLUTION: Data resources and a data transfer described in a hardware description language are expressed using a data transfer display graph (step S1). The data transfer graph is optimized (step S2). The data transfer graph is simplified or minimized by optimizing processing. On the basis of the topology of the optimized data transfer graph, the property to be verified by a verifying tool is generated (step S3). The property to be verified is resource contension and register omission.





#### **LEGAL STATUS**

[Date of request for examination]

13.11,2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3943299

[Date of registration]

13.04.2007

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-142918 (P2001-142918A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.		觀別配号		ΡI					ゔ	-7コード(参考)	
G06F	17/50			G 0	6 F	15/60		670	Z	5B046	
H01L	21/82							664	Α	5 F O 3 8	
	27/04							670	K	5 F O 6 4	
	21/822			Н0	1 L 2	21/82			T.		
									С		
			審查請求	未請求	<b>韓求</b>	質の数17	OL	(全 41	頁)	最終頁に統	<
(21)出願番	<b></b>	特顯平11-321348		(71)	出願人						_
						富士通					
(22)出顧日		平成11年11月11日(1999.	11.11)				県川崎	市中原区	上小	田中4丁目14	#
				}		1号					
				(72)	発明者	スピル	ロイ				
						神奈川	県川崎	市中原区	上小	田中4丁目14	#
						1号	古土西	株式会社	内		
				(72)	発明者	岩下	洋哲				
						神奈川	県川崎	市中原区	上小	田中4丁目14	£.
						1号	在土富	株式会社	内		
			•	(74)	代理人	100074	099				
				"		弁理士	大管	裁之	(H	1名)	
				1							

#### (54) 【発明の名称】 ハードウェアについて検証すべきプロパティを生成する装置および方法


### (57)【要約】

【課題】 ハードウェア記述言語により記述されている ハードウェアについて検証すべきプロパティを自動的に 生成する方法を提供する。

【解決手段】 ハードウェア記述言語により記述されているデータ資源およびデータ転送をデータ転送表示グラフを用いて表す(ステップS1)。データ転送グラフを最適化する(ステップS2)。最適化処理により、データ転送グラフは簡略化または最小化される。最適化されたデータ転送グラフのトポロジに基づいて検証ツールにより検証すべきプロパティを生成する(ステップS3)。検証すべきプロパティは、資源競合およびレジスタ漏れである。

### プロパティ生成ツールの 動作を説明するフローチャート

最終頁に続く



#### 【特許請求の範囲】

【請求項1】 ハードウェア記述言語により記述された 複数の資源およびそれらの資源を利用したデータ転送を 含むハードウェアについて検証すべきプロパティを生成 する装置であって、

上記ハードウェア記述言語で記述された資源およびデータ転送に対応するデータ転送グラフを生成するグラフ生成手段と、

そのグラフ生成手段により生成されたデータ転送グラフ を最適化する最適化手段と、

その最適化手段により最適化されたデータ転送グラフを 利用して、上記ハードウェア記述言語により記述されて いるハードウェアについて検証すべきプロパティを生成 するプロパティ生成手段と、

を有するプロパティ生成装置。

【請求項2】 請求項1に記載のプロパティ生成装置であって、

上記最適化手段は、データ転送グラフのトポロジに基づいてそのグラフを最小化する。

【請求項3】 請求項1に記載のプロパティ生成装置で 20 あって、

上記グラフ生成手段は、各資源にそれぞれ対応するノード、および各データ転送の転送元および転送先を表すエッジを用いて上記ハードウェアを表すデータ転送グラフを生成する。

【請求項4】 請求項3に記載のプロパティ生成装置であって、

上記最適化手段は、互いに隣接する2つのノードに対応する各資源のビット幅が互いに同じであり、且つ一方の 資源が他方の資源の子供である場合、それらのノードの うちの一方を上記データ転送グラフから削除する。

【請求項5】 請求項3に記載のプロパティ生成装置であって、

上記最適化手段は、第1の資源から第2の資源および第3資源にデータが転送され、それら第2および第3の資源のピット幅が上記第1の資源のピット幅よりも小さい場合、上記第1の資源に対応するノードを上記データ転送グラフから削除する。

【請求項6】 請求項3に記載のプロパティ生成装置であって、

上記最適化手段は、第1の資源および第2の資源から第3資源にデータが転送され、且つ上記第1および第2の資源のビット幅が上記第3の資源のビット幅よりも小さい場合、上記第3の資源に対応するノードを上記データ転送グラフから削除する。

【請求項7】 請求項3に記載のプロパティ生成装置であって、

上記最適化手段は、レジスタからそのレジスタの名称と た複数の資源およびそ 同じ名称が付与されている出力ポートにデータが転送さ を含むハードウェアに れる場合、上記出力ポートに対応するノードを上記デー 50 成する装置であって、

タ転送グラフから削除する。

【請求項8】 請求項3に記載のプロパティ生成装置であって、

上記最適化手段は、第1の資源から送出されるデータが 第2の資源のみに転送され、且つ上記第2の資源が上記 第1の資源から転送されてくるデータのみを受け取る場 合、上記第1の資源から上記第2の資源へのデータ転送 を表すエッジを上記データ転送グラフから削除する。

【請求項9】 請求項3に記載のプロパティ生成装置で・10 あって、

上記最適化手段は、第1の資源から第2の資源へのデータ転送と第1の資源から第3資源へのデータ転送との間で転送すべきビットがオーバラップしない場合に、上記2つのデータ転送に対応するエッジを上記データ転送グラフから削除する。

【請求項10】 請求項3に記載のプロバティ生成装置であって、

上記最適化手段は、第1の資源から第2の資源へのデータ転送と第3の資源から第2資源へのデータ転送との間で転送すべきビットがオーバラップしない場合に、上記2つのデータ転送に対応するエッジを上記データ転送グラフから削除する。

【請求項11】 請求項3に記載のプロパティ生成装置であって、

上記最適化手段は、複数のレジスタが同一のレジスタファイルに属する場合、それら複数のレジスタに対応する 複数のノードを1つのノードに変換する。

【請求項12】 請求項1に記載のプロパティ生成装置であって、

資源が他方の資源の子供である場合、それらのノードの 30 上記プロパティ生成手段は、資源競合およびレジスタ漏うちの一方を上記データ転送グラフから削除する。 れのうちの少なくとも1つに係わるプロパティを生成す 【請求項5】 請求項3に記載のプロパティ生成装置で る。

【請求項13】 請求項1に記載のプロパティ生成装置であって、

上記プロパティ生成手段は、あるノードに複数のファンインエッジが接続されている場合、それら複数のファンインエッジに対応するデータ転送に対してそれぞれ与えられている条件に基づいて資源競合プロパティを生成する。

40 【請求項14】 請求項1に記載のプロパティ生成装置であって、

上記プロパティ生成手段は、あるノードにファンインエッジおよびファンアウトエッジが接続されている場合、それらのエッジに対応するデータ転送に対してそれぞれ与えられている条件に基づいてレジスタ漏れプロパティを生成する。

【請求項15】 ハードウェア記述言語により記述された複数の資源およびそれらの資源を利用したデータ転送を含むハードウェアについて検証すべきプロパティを生成する装置であって

3

上記ハードウェア記述言語で記述された資源およびデータ転送に対応するデータ転送グラフを生成するグラフ生成手段と、

上記データ転送グラフのトポロジを利用して、上記ハードウェア記述言語により記述されているハードウェアについて検証すべきプロパティを生成するプロパティ生成手段と、

を有するプロパティ生成装置。

【請求項16】 ハードウェア記述言語により記述された複数の資源およびそれらの資源を利用したデータ転送 10を含むハードウェアについて検証すべきプロパティを生成する方法であって、

上記ハードウェア記述言語で記述された資源およびデータ転送に対応するデータ転送グラフを生成し、 そのデータ転送グラフを最適化し、

その最適化されたデータ転送グラフを利用して、上記ハードウェア記述言語により記述されているハードウェアについて検証すべきプロパティを生成するプロパティ生成方法。

【請求項17】 ハードウェア記述言語により記述され 20 た複数の資源およびそれらの資源を利用したデータ転送を含むハードウェアについて検証すべきプロパティを生成するためのプログラムを格納した記録媒体であって、上記プログラムがコンピュータにより実行されたときに、

上記ハードウェア記述言語で記述された資源およびデータ転送に対応するデータ転送グラフを生成する手段と、 そのデータ転送グラフを最適化する手段と、

その最適化されたデータ転送グラフを利用して、上記ハ 各設計者によりその設計者が担当 ードウェア記述言語により記述されているハードウェア 30 に行われているに過ぎなかった。 について検証すべきプロパティを生成する手段とを提供 【0008】システム全体の動作 する記録媒体。 サブシステムごとの検証だけでは

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ハードウェア記述 言語により記述された複数の資源およびそれらの資源を 利用したデータ転送を含むハードウェアについて検証す べきプロパティを生成する装置および方法に係わる。

### [0002]

【従来の技術】近年、半導体チップの設計は非常に複雑 40 になってきている。すなわち、半導体チップ上に非常に複雑なハードウェア (論理装置) が実装されるようになってきている。このため、半導体チップの設計は、複数の設計者による共同作業で行われることが多い。

【0003】ところが、複数の設計者により細分化された設計情報は、各設計者により誤って解釈されることがある。この場合、ある一部における誤り(設計ミス)は、レジスタ転送レベルにおいて、システム全体が正しく動作しなくなる原因となることがある。そして、もし、そのようか誤りがあると、デバッグ作業などに多大

な費用と時間が浪費されてしまう。

【0004】ところで、半導体チップ上に設けることができる資源(例えば、レジスタ、バス、入力ポート、出力ポートなど)は有限である。このため、各資源は、通常、複数のタスクにより共有される。そして、共有されている資源により生成されるデータは、しばしば、一時的にデータ記憶用資源(例えば、レジスタなど)に格納される。

【0005】このような状況において頻繁に発生する設計誤りは、「資源競合」および「レジスタ漏れ」である。資源競合は、1つの資源(レジスタなど)が複数の資源により同時にアクセスされる誤りである。一方、レジスタ漏れは、複数の資源によりあるレジスタがアクセスされる際のアクセス順番に係わる誤りである。

【0006】複雑なハードウェアが実装された半導体チップ上には、膨大な数の資源が形成されている。このため、上述のような誤り(資源競合、レジスタ漏れなど)を人手で全て発見することは実質的に不可能である。ところが、設計されたハードウェアの中にたった1つの誤りがあっただけでシステム全体が正しく動作しなくなってしまうこともある。したがって、すべての資源競合およびレジスタ漏れを発見して取り除いておくことは、非常に重要である。

#### [0007]

【発明が解決しようとする課題】多くの設計者は、設計作業の早い段階で資源競合やレジスタ漏れを発見することの重要性を認識している。しかし、現在までのところ、資源競合やレジスタ漏れを発見するための作業は、各設計者によりその設計者が担当するサブシステムごとに行われているに過ぎなかった。

【0008】システム全体の動作を保証するためには、サブシステムごとの検証だけでは十分ではなく、設計されたハードウェア全体に渡って資源競合やレジスタ漏れを探し、それらを取り除く必要がある。しかし、従来は、そのような作業はなされていなかった。このため、ハードウェア設計に誤りが含まれていた場合には、それらの誤りは、通常、半導体チップ上にそのハードウェア設計を実装した後に検出されることになる。

【0009】本特許出願の出願人が知る範囲では、資源 競合およびレジスタ漏れを自動的に検出し、定式化し、 確認するツールは存在しない。そして、そのようなツー ル無しでは、誤りのないハードウェア設計を実現するこ とは実質的に不可能であろうと思われる。

【0010】本発明の課題は、ハードウェア記述言語により記述されているハードウェアについて検証すべきプロパティを生成することができる装置および方法を提供することである。

#### [0011]

く動作しなくなる原因となることがある。そして、も 【課題を解決するための手段】本発明のプロパティ生成し、そのような誤りがあると、デバッグ作業などに多大 50 装置は、ハードウェア記述言語により記述された複数の

資源およびそれらの資源を利用したデータ転送を含むハ ードウェアについて検証すべきプロパティを生成する構 成を前提とし、以下の各手段を有する。グラフ生成手段 は、ハードウェア記述言語で記述された資源およびデー タ転送に対応するデータ転送グラフを生成する。最適化 手段は、そのグラフ生成手段により生成されたデータ転 送グラフを最適化する。プロパティ生成手段は、その最 適化手段により最適化されたデータ転送グラフを利用し て、上記ハードウェア記述言語により記述されているハ ードウェアについて検証すべきプロパティを生成する。 【0012】上記構成において、ハードウェア記述言語 により記述されている設計情報がグラフ化され、そのグ・ ラフを利用してハードウェアについて検証すべきプロパ ティが自動的に生成される。このとき、プロパティが生 成される前にデータ転送グラフが最適化されるので、プ ロパティの生成が容易になる。生成されたプロパティ は、検証ツールにより検証される。

【0013】資源は、例えば、レジスタ、バス、入力ポート、出力ポートであり、データ転送グラフにおいてそれぞれノードで表される。一方、データ転送は、その転 20 送元および転送先が定義されたエッジ(矢印)を用いて表される。そして、最適化手段は、データ転送グラフのトポロジに基づいてグラフを最小化する。

【0014】生成すべきプロパティは、例えば、資源競合およびレジスタ漏れである。資源競合のプロパティは、データ転送グラフにおいて、複数のファンインエッジが接続されたノードにおいて検出される。一方、レジスタ漏れは、データ転送グラフにおいて、ファンインエッジおよびファンアウトエッジが接続されたレジスタを表すノードにおいて検出される。

#### [0015]

【発明の実施の形態】以下、本発明の実施形態について 図面を参照しながら説明する。図1は、本発明の一実施 形態のプロパティ生成ツールが使用される環境を説明す る図である。本実施形態のプロパティ生成ツール1は、 予め作成されているハードウェア仕様2からプロパティ を抽出し、それを検証ツール3に検証させるものであ る。

【0016】ハードウェア仕様2は、あるハードウェア (例えば、半導体チップ上に実装されるプロセッサ等の 40 論理装置)の設計記述であり、そのハードウェアに含まれる複数の資源、およびそれら資源間のデータ転送を定義する。このハードウェア仕様2は、たとえば、レジスタ転送レベルのハードウェア記述言語で記述されている。ハードウェア記述言語は、例えば、Verilog である。また、定義される資源は、例えば、レジスタ、レジスタファイル、バス、入力ポート、出力ポート、入出力ポートなどである。

【0017】ハードウェア仕様2において記述されているハードウェアは、1以上のモジュールを含む。モジュ 50

ールが複数あるときは、それらは、しばしば階層的に記述される。この場合、しばしば、上位階層のモジュールを「親(ペアレント)」、下位階層のモジュールを「子供(チャイルド)」と呼ぶことがある。なお、各モジュールは、それぞれ1以上の資源を含む。

【0018】プロパティ生成ツール1は、入力されたハードウェア仕様2を解析し、プロパティ(検証ツール3が検証すべき項目または条件式)を抽出する。この実施例では、プロパティは、「資源競合」および「レジスタ漏れ」であり、例えば、CLTなどの時相論理式(時間経過に伴う信号変化の条件式)で表される。

【0019】検証ツール3は、既存の論理検証ツールであり、プロパティ生成ツール1により抽出されたプロパティについて検証する。具体的には、ハードウェア仕様2により記述されているハードウェアにおいて「資源競合」または「レジスタ漏れ」が発生するか否かを検証する。なお、検証ツール3は、他の項目についても検証することができる。

【0020】図2は、プロパティ生成ツール1の動作を 説明するフローチャートである。この処理は、ハードウェア仕様2が入力されたときに実行される。ステップS 1 (Phasel) では、ハードウェア仕様2の記述に基づいて、データ転送グラフ (DTDAG: Data Transfer Directed Acyclic Graph) が作成される。このとき、ハードウェア仕様2において定義されている各モジュール毎に資源が認識され、さらに、モジュールが階層的に記述されているときはそれらの資源の親ー子関係も認識される。また、データ転送に係わる条件が考慮される。これらの条件は、ハードウェア仕様2に記述されている。データ転送グラフは、ハードウェア仕様2により記述されているハードウェアに含まれる資源およびデータ転送を表す。

【0021】ステップS2(Phase2)では、ステップS1で作成されたデータ転送グラフが最適化(簡略化まだは最小化)される。具体的には、データ転送グラフにおいて表されている資源およびデータ転送のうち、「資源競合」又は「レジスタ漏れ」が発生する可能性のない資源またはデータ転送が削除される。

【0022】ステップS3(Phase3)では、ステップS2において最適化されたデータ転送グラフからプロパティを抽出し、さらにそれらに対応する入力スクリプトを生成する。この入力スクリプトは、検証ツール3が処理可能な形式で記述される。

【0023】次に、図3を参照しながら、データ転送グラフおよび抽出すべきプロパティについて説明する。図3は、データ転送グラフの一例である。このデータ転送グラフは、入力されたハードウェア仕様に基づいて作成されるが、ここでは、その作成方法の説明は省略する。なお、データ転送グラフは、基本的に、コンピュータ画面に実際に表示されるものではない。したがって、図3

に示すグラフは、データ転送グラフを模式的に示したものである。このことは、以下の図面においても同様である。ただし、データ転送グラフをコンピュータ画面に実際に表示することは可能であり、そのようにしてもよい。

【0024】各ノードA~F、H、Iは、それぞれデータ資源に対応する。例えば、ノードAは、ハードウェア仕様2において「interface control register file」という名称が与えられたレジスタである。また、ノード間に描かれている矢印は、データ転送に対応する。以下、この矢印を「データ転送エッジ」または単に「エッジ」と呼ぶことにする。また、例えば、ノードAからノードDへのデータ転送に対応するエッジは、ノードAにとってはファンアウトエッジ(または、出力エッジ)であり、同時に、ノードDにとってはファンインエッジ(または、入力エッジ)である。

【0025】各データ転送エッジには、そのデータ転送についての定義や条件が付与されている。「C」は、データ転送が「同時転送 (Concurrent Transfer )」であることを表し、「S」は、そのデータ転送が「順次転送 20 (Sequential Transfer )」であることを表す。また、「Gi」は、データ転送についての動作条件 (guardor enabling condition )を表す。たとえば、図3に示す例では、条件G1 が満たされたときに、ノードAからノードDへのデータ転送が実行される。

【0026】上記データ転送グラフにおいて、あるノー ドに対して複数のファンインエッジが存在する場合(Mu ltiple fan-in ) 、「資源競合」が発生する可能性があ る。ノードDに注目する。ノードDは32ビットのレジ スタ"reg data out"である。ノードDには、エッジAD およびエッジBDが入力されている。したがって、条件 G1 が満たされたときに、ノードA (レジスタ"interfa ce control registerfile") に格納されているデータ がノードD (レジスタ"reg data out") に転送され、ま た、条件G2 が満たされたときに、ノードB (入力ポー ト"data out") からノードD (レジスタ"reg data ou t") ヘデータが転送される。この場合、もし、任意のク ロックサイクルにおいて、条件G1 およびG2 が同時に 満たされると、レジスタ"reg data out"に対して同時に 2つの書込アクセスが発生することになる。すなわち、 「資源競合」が発生することになる。

【0027】上述のような「資源競合」は、データ転送グラフでは、複数のファンインエッジが存在するノードにおいて発生し得る。したがって、プロパティ生成ツール1は、データ転送グラフにおいて複数のファンインエッジが存在するノードを検出する。そして、検証ツール3が、そのノードに係わるデータ転送のタイミングを考慮しながら、実際に「資源競合」が発生するか否かを検証する。

【0028】また、あるノードに対してファンインエッ 50 でこの種の「資源競合」が起こり得る。

ジおよびファンアウトエッジが存在する場合には、「レジスタ漏れ」が発生する可能性がある。例えば、ノード Dには、ファンインエッジAD、BD、およびファンアウトエッジDFが存在する。ここで、このハードウェアは、ノードAのデータをノードDを介してノードFに送った後に、ノードBのデータをノードにDに書き込む動作をするものとする。したがって、この動作は、条件G1、G6、G2がその順番で満たされたときに得られる。ところが、もし、条件G6が満たされたときに得られる。ところが、もし、条件G6が満たされたときに得られる。ところが、もし、条件G6が満たされたときに得られる。ところが、もし、条件G6が満たされたときに得られる。ところが、もし、条件G6が満たされたときに得られる。ところが、「レジスタ」によび条件G2が満たされてしまうと、ノードDからノードFへのデータにより上書き(data overwrite)された後に実行されることになる。すなわち、「レジスタ漏れ」が発生することになる。

【0029】なお、「レジスタ漏れ」は、あるノードに

対するファンインエッジが1つの場合にも起こり得る。例えば、第1のノードから第2のノードを介して第3のノードへデータを転送する場合に、第2のノードから第3のノードへのデータ転送が実行される前に、第1のノードから第2のノードへ他のデータが転送されると、上述の場合と同様に、「レジスタ漏れ」が起こり得る。【0030】このように、上述のような「レジスタ漏れ」は、データ転送グラフにおいてあるノードに10ファンインエッジおよび1以上のファンアウトエッジが存在する場合に発生し得る。したがって、プロバエッジおよびファンインエッジが存在するノードを検エットエッジが存在するノードを検証ツール1は、データ転送グラフからファンインエッジおよびファンアウトエッジが存在するノードを検証ツール3が、そのノードに係わるデータ転送のタイミングを考慮しながら、実際に「レジスタ漏れ」が発生するか否かを検証する。

【0031】レジスタに対応するノードに対してファン インエッジおよびファンアウトエッジが存在する場合に は、さらに他の問題が内在する。例えば、もし、あるレ ジスタに対応するノードのファンインエッジに係わる条 件と、そのノードのファンアウトエッジに係わる条件と が同一クロックサイクル内で満たされるとすると、その レジスタに対して書込アクセスおよび読出アクセスが同 時に行われることになる。このような状況は、レジスタ 転送レベルのモデルでは必ずしもエラーではない。しか し、この状況は、ゲートレベル或いはレイアウトレベル においてクロックの歪みを考慮すると、上記レジスタか ら誤ったデータを読み出してしまう恐れがある。すなわ ち、もし、クロックが歪んでいると、あるクロックサイ クルにおいて、レジスタからのデータ読出しが完全に終 わる前にそのレジスタに新たなデータの書込み行われて しまうことがある。この問題は、実際の半導体チップ上 では、レジスタ漏れプロパティとして現れる。なお、図 3に示す例では、例えば、ノードIからノードCへのデ ータ転送とノードCからノードDへのデータ転送との間

【0032】上述のように、「資源競合」および「レジ スタ漏れ」が実際に発生するのか否かは、検証ツール3 により検証される。すなわち、プロパティ生成ツール1 は、これらの問題が発生する可能性のあるプロパティを ハードウェア仕様2から自動的に生成し、それらを検証 ツールに渡す。

【0033】なお、上述のプロパティ(「資源競合」お よび「レジスタ漏れ」)は、記述されたハードウェアの 資源およびデータ転送がデータ転送グラフで表された場 合、そのグラフのトポロジに関係する。即ち、データ転 10 送グラフのトポロジを解析すれば、「資源競合」または 「レジスタ漏れ」が発生する可能性を判断できる。この ため、プロパティ生成ツール1は、データ転送グラフの トポロジから自動的にプロパティを生成できる。ただ し、この場合、資源およびデータ転送に係わる情報は、 レジスタ転送レベルコードから抽出されている必要があ る。

【0034】ところで、ハードウェア仕様2において記 述されているハードウェアが大規模になると、必然的 に、その記述から生成されるデータ転送グラフは複雑に 20 なる。このため、プロパティ生成ツール1は、プロパテ ィを正確に且つ短時間に生成するために、生成したデー タ転送グラフを最適化(最小化または簡略化)する。最 適化の方法としては、データ転送グラフのトポロジに基 づく最適化(トポロジ最適化)、およびデータ転送の動 作条件に基づく最適化(論理最適化)が考えられる。

【0035】図4は、データ転送グラフを最適化する処 理のフローチャートである。この処理は、図2のステッ プS2に相当する。ステップS11では、「非フラグメ ント等価(Unfragmented Equivalence)」を検出する。 ステップS12では、「フラグメント等価(Fragmented Equivalence)」を検出する。ステップS13では、 「名称等価(Named Equivalence )」を検出する。ステ ップS14では「フラグメントエッジ(Fragmented Edg es)」を検出する。ステップS15では、「等価エッジ (Edges in Equivalence)」を検出する。ステップS1 6では、「レジスタファイル(Register File )」を検 出する。上記ステップS11~S16により、資源どう しの等価関係が検出される。そして、それらの等価関係 を利用し、データ転送グラフから「資源競合」または

【0036】ここで、ステップS11~S16の処理の うちの幾つかについて簡単に説明をしておく。なお、ス テップS11~S16の各処理は、後述フローチャート を参照しながら詳しく説明する。

「レジスタ漏れ」が発生する可能性のない部分を削除す

る。これにより、データ転送グラフが最適化(すなわ

ち、最小化)される。

【0037】図5は、ハードウェアの例である。図6 は、図5に示すハードウェアを階層的に記述する方法を は、しばしば、図6に示すように、階層的に設計されて 記述される。ここでは、「モジュール0」が上位階層で あり、「モジュール1」および「モジュール2」が「モ ジュール0」の下位階層である。

【0038】このように、階層ごとにデータ資源および データ転送が記述される場合、同一の資源またはデータ に対して異なる名称が付与されることが多々ある。例え ば、図6に示す例においては、モジュール0への入力で ある"input 1" は、モジュール1においては"input 11" として記述されている。

【0039】ところで、ハードウェア記述言語では、モ ジュール間のデータ転送は、通常、入力ポートまたは出 力ポートを用いて記述される。たとえば、モジュールの における"input 1" とモジュール1における"input 11" との対応関係は、しばしば、モジュール0の"input por t 1"からモジュール 1 の"input port 11" へのデータ転 送として表される。本実施形態では、このようなポート 同士の対応関係を「ポート連携 (Port Association)」 と呼ぶ。そして、この「ポート連携」は、ハードウェア 仕様2において定義されている。

【0040】また、ハードウェア記述言語では、あるモ ジュール内のレジスタに格納されているデータを他のモ ジュールへ転送する場合、そのデータは、出力ポートを 介して転送されるように記述される。この場合、その出 力ポートには、通常、上記レジスタに付与されている名 称と同じ名称が付与される。本実施形態では、この対応 関係を「名称連携 (Named Association )」と呼ぶ。

【0041】図7は、「資源の等価」を利用してデータ 転送グラフを最適化する例を示す図である。図 7 (a) 30 は、ハードウェア仕様2において記述されている資源お よびデータ転送の定義から生成されたデータ転送グラフ を示す。この実施例では、モジュール1には、3つの資 源(入力ポートSD-DQ-IN、レジスタdata-in 、出力ポー トdata-in ) が設けられている。また、モジュール1の 出力は、モジュール2において定義されているパスワイ ヤdata-buf-outに転送され、さらに、モジュール3にお いて定義されているレジスタreg-data-outに転送され

【0042】ここで、レジスタdata-in および出力ポー トdata-in は、互いに「名称連携」の関係を有する。す なわち、これら2つの資源は、等価(名称等価)である ものとみなすことができる。したがって、入力ポートSD -DQ-INからレジスタdata-inへのデータ転送は、入力ポ ートSD-DQ-INから出力ポートdata-in へのデータ転送と して扱うことができる。また、出力ポートdata-in およ びパスワイヤdata-buf-outは、互いに「ポート連携」の 関係を有する。即ち、これら2つの資源は、等価である ものとみなすことができる。従って、入力ポートSD-DQ-INから出力ポートdata-in へのデータ転送は、入力ポー 説明する図である。ハードウェア資源およびデータ転送 50 トSD-DQ-INからバスワイヤdata-buf-outへのデータ転送

として扱うことができる。そして、これらの等価関係を利用すれば、図7(a)に示すデータ転送グラフは、図7(b)に示す形態に最適化(すなわち、簡略化)される。【0043】なお、データ転送の転送元の資源と転送先の資源とが等価であるためには、それらの資源が扱うデータのピット幅が互いに同じである必要がある。従って、以下の定義が得られる。定義1:互いに隣接する1

【0044】図8は、「フラグメント」を説明する図で 10 ある。図8に示す例では、中間レベルのモジュールCに 32ビット幅の出力ポートOPが設けられ、その上位レベルのモジュールBにそれぞれ8ビット幅の出力ポート OP1~OP4が設けられている。

組の資源が互いに同じビット幅仕様を備える場合、それ

らの等価な資源は、「非フラグメント等価」である。

【0045】ここで、あるデータ幅を持ったデータ資源とそのデータ幅よりも小さいデータ幅のデータ資源(あるいは、そのデータ幅よりも大きいデータ幅のデータ資源)との間でデータ転送がある場合、「フラグメント等価」が生じ得る。図8に示す例では、モジュールBの出力ポートOP1~OP4は、モジュールCの出力ポート 20 OPとの関係において「フラグメント等価」とみなされる。

【0046】図8に示すモデルにおける出力ポートOP、および出力ポートOP1~OP4は、データ転送グラフでは、それぞれノードで表され、また、出力ポートOPから出力ポートOP1~OP4へのデータ転送は、それぞれエッジで表される。ここで、上述したように、出力ポートOP1~OP4にそれぞれ対応するノードが「フラグメント等価」である場合、上記データ転送に対応する4本のエッジはフラグメントエッジである。本実 30 施形態では、「フラグメント等価」であるノードに接続される複数のエッジを、「フラグメントエッジ」と呼ぶ。

【0047】「フラグメント等価」の有用性は、フラグメントデータ転送を組み合わせることにより非フラグメントデータ転送を得る可能性があることである。また、データ転送の転送元資源または転送先資源が「フラグメント等価」であるか否かに基づいて、データ転送がフラグメントデータ転送であるかまフラグメントデータ転送であるかを識別することができる。

【0048】フラグメントデータ転送を最適化する他の方法は、「独立フラグメントデータ転送」である。この「独立フラグメントデータ転送」について、以下の定義を設ける。定義2:フラグメントデータ転送エッジの中の任意のエッジの組合せにおいて資源競合を起こさないのであれば、それらのエッジは「独立」である。

【0049】本実施形態の最適化処理では、データ転送グラフから「独立」なエッジが削除される。これにより、資源競合プロパティまたはレジスタ湖れプロパティが誤って生成されることが回避される。

【0050】レジスタファイルは、ハードウェア規模を小さくするために、複数のレジスタをグループ化し、バスと各レジスタとの間の接続を簡略化する技術である。これにより、例えば、図9(a)に示す構成が、図9(b)に示す構成に簡略化される。ただし、レジスタファイルに属する各レジスタは、ハードウェア記述言語では、しばしば独立したレジスタとして記述される。この場合、レジスタファイルは、データ転送グラフにおいて、複数のレジスタとして表わされる。このため、データ転送グラフの最適化処理では、レジスタファイルを認識し、そのレジスタファイルに属する複数のレジスタに対応する複数のノードを、1つのノードに置き換える。

【0051】次に、具体的な実施例を示す。

#### 第1の実施例

図10~図15は、プロパティ生成ツール1に入力されるハードウェア仕様2の一例である。ここでは、ハードウェア記述目語として、Verilog が使用されている。【0052】図10は、モジュール0について記述したコードである。このコードのセクション1の記述によれば、モジュール0は、2つの入力ポート (INPUT1,2) 、および2つの出力ポート (OUTPUT1,2) を備える。これらの各ポートは、それぞれ16ビット幅である。また、モジュール0には、クロックおよび制御信号が入力される。さらに、モジュール0には16ビット幅のパスワイヤCONEKTが設けられている。

【0053】セクション2の記述によれば、モジュール 0の下位階層にモジュール1が設けられている。そして、モジュール0とモジュール1との間におけるポート の対応関係(ポート連携)が定義されている。この例では、例えば、モジュール0の入力ポートINPUT1の8~1 5ビットがモジュール1の入力ポートIPORT3に対応付けられ、モジュール0の入力ポートIPORT4に対応付けられている。この場合、入力ポートIPORT4に対応付けられている。この場合、入力ポートIPORT4の「親資源」であり、また、入力ポートIPORT3および入力ポートIPORT4は、入力ポートIPORT3および入力ポートIPORT4は、入力ポートINPUT1の「子供資源」である。また、バスワイヤCONEKTがモジュール1の入力ポートIPORT1,2に接続されている。

40 【0054】セクション3の記述によれば、モジュール 0の下位階層にモジュール2が設けられている。セクション3では、モジュール0とモジュール2との間におけるポートの対応関係が定義されている。また、バスワイヤCONEKTがモジュール2の出力ポートOPORT1に接続されている。

【0055】図11および図12は、モジュール1について記述したコードである。セクション4の記述によれば、各入力ポート (IPORTI-4)、出力ポート (OPORTI, 2) はそれぞれ8ビット幅である。また、セクション5 の記述によれば、モジュール1には、レジスタAおよび

レジスタBが設けられている。そして、レジスタAに格納されているデータは出力ポートOPORTIに転送され、レジスタBに格納されているデータは出力ポートOPORT2に転送される。なお、これらのデータ転送は、クロックまたは制御信号に係わらず実行される。すなわち、これらのデータ転送は、同時転送(Concurrent Transfer)タイプに属する。具体的には、"continuousassignment"による転送である。

【0056】セクション6の記述によれば、制御信号1が与えられると、入力ポートIPORT1に入力されたデータ 10がレジスタAに書き込まれると共に、入力ポートIPORT3に入力されたデータがレジスタBに書き込まれる。また、セクション7の記述によれば、制御信号2が与えられると、入力ポートIPORT2に入力されたデータがレジスタAに書き込まれると共に、入力ポートIPORT4に入力されたデータがレジスタBに書き込まれる。これらのデータ転送は、制御信号に従って実行される。すなわち、これらのデータ転送は、順次転送(Sequential Transfer)タイプに属す。具体的には、"sequential always block"による転送である。 20

【0057】図13~図15は、モジュール2について記述したコードである。セクション8の記述によれば、各入力ポート (IPORT5)、出力ポート (OPORT3,4) はそれぞれ16ビット幅である。また、セクション9の記述によれば、モジュール2は、レジスタC~Fを備える。そして、レジスタEに格納されているデータは出力ポートOPORT3に転送され、レジスタFに格納されているデータは出力ポートOPORT4に転送される。これらのデータ転送は、同時転送である。また、各レジスタC~Fには、それぞれ所定の初期値が与えられている。

【0058】セクション10の記述によれば、制御信号3が与えられると、入力ポートIPORT5に入力されたデータがレジスタCに書き込まれ、そうでない場合には、入力ポートIPORT5に入力されたデータはレジスタDに書き込まれる。また、セクション11の記述によれば、制御信号4が与えられると、レジスタC、Dに所定の演算結果データが書き込まれる。さらに、セクション12の記述によれば、レジスタFにも所定の演算結果データが書き込まれる。

【0059】セクション13の記述によれば、制御信号 405が与えられると、レジスタCに格納されているデータがレジスタEに書き込まれる。また、制御信号5が与えられることなく制御信号6が与えられると、レジスタDに格納されているデータがレジスタEに書き込まれる。さらに、制御信号5および6が与えられることなく制御信号7が与えられ場合、および制御信号5~7が与えられなかった場合は、それぞれレジスタEに所定の定数データが書き込まれる。

【0060】図16は、図10~図15に示したハード ウェア仕様から生成されたデータ転送グラフである。こ 50

のグラフは、図2に示したフローチャートのステップSにより生成される。なお、ハードウェア仕様において定義されているデータ資源は、データ転送グラフでは、「ノード」として表される。そして、各ノードごとに、データ資源の名称、データ資源の種別(レジスタ、バスワイヤ、ポートなど)、モジュール名、およびノード名が設定される。また、各データ転送は、データ転送グラ

フでは、それぞれエッジ(図16では、「矢印」で描か

【0061】なお、このデータ転送グラフは、発明を理解しやすくするために模式的に描いたものであり、実際は、モジュールリスト、データ資源リスト、データ転送エッジリスト、および等価クラスリスト等から構成される。

【0062】モジュールリストは、ハードウェア仕様において定義されている各モジュールについて以下の情報を格納する。

・モジュールの名称

れている)で表される。

- ・親モジュール (当該モジュールの上位階層のモジュー 20 ル)
  - ・子供モジュール (当該モジュールの下位階層のモジュ ール)
  - ・階層レベル(当該モジュールが属する階層)
  - ・処理状態(最適化処理における中間状態を表すフラグ等)
  - ・各種ポインタ

例えば、モジュール0についてモジュールリストに格納 すべき情報としては、ハードウェア仕様から以下が得ら れる。

- 30 [0063]
  - ・モジュールの名称:MODO
  - ・親モジュール:なし
  - ・子供モジュール: MOD1, MOD2
  - ・階層レベル:0

なお、「処理状態」は、最適化処理における中間状態を 表すフラグ等であり、ハードウェア仕様から得られるの ではない。また、「ポインタ」も、ハードウェア仕様か ら得られるのではない。

【0064】データ資源リストは、ハードウェア仕様において定義されている各データ資源について以下の情報を格納する。このリストは、資源の種別(レジスタ、入力ポート、出力ポート、バス、データ転送、定数、...)ごとに生成される。

[0065]

- ・資源の名称
- ・親モジュール
- ・階層レベル
- ・ピット幅仕様
- ・親資源
- ・子供資源

- ・非フラグメント等価クラス
- ・フラグメント等価クラス
- ・エッジ
- ・処理状態

例えば、入力ポートINPUT1 (ノードA) についてデータ 資源リストに格納すべき情報としては、ハードウェア仕 様から以下が得られる。

[0066]

・資源の名称: INPUT1

・親モジュール:なし

・階層レベル:0

・ピット幅仕様:「15:0」

・親資源:なし

・子供資源: IPORT5

・エッジ:エッジAF

なお、「非フラグメント等価クラス」および「フラグメ ント等価クラス」は、ハードウェア仕様から得られるの ではなく、データ転送グラフを解析することにより得ら れるものである。

【0067】データ転送エッジリストは、ハードウェア 20 仕様において定義されている各データ転送について以下 の情報を格納する。

- ・エッジの名称
- ・転送先資源
- ・転送元資源
- ・ガード表現(データ転送の条件)
- データ転送タイプ(同時転送または順次転送など)
- ・転送先または転送元のフラグメント状態
- ・最適化処理における処理状態

G-A (ノード0) へのデータ転送に対応するエッジにつ いてデータ転送エッジリストに格納すべき情報として は、ハードウェア仕様から以下が得られる。

[0068]

・エッジの名称: JO

・転送先資源:レジスタREG-A (ノード0)

・転送元資源:入力ポートIPORT1(ノードJ)

・ガード表現:CTRL1

·データ転送タイプ:S(順次転送)

なお、「転送先または転送元のフラグメント状態」は、 データ転送グラフを解析することにより得られる。

【0069】等価クラスリストは、以下の情報を格納す る。なお、これらの情報は、データ転送グラフを解析す ることにより得られる。

- ・等価クラス識別子
- ・各等価クラスに属する資源
- ・処理状態

データ転送グラフを作成する際には、まず、ハードウェ ア仕様の各モジュール毎の記述を上位階層から順番に解 析してゆき、定義されている各データ資源、それら資源 50 「等価」であると定義されている1組の資源であって、

の対応関係、およびそれらの資源を利用したデータ転送 を認識する。このとき、あるモジュールから他のモジュ ールへのコールがあるか否かを調べるために、behaviou ral 記述がスキャンされる。そして、そのようなコール があった場合には、呼び出されたモジュール毎に、サー チキューを設け、先に認識されている資源との間でイン タフェース定義の対応関係を認識する。

【0070】また、各ポート(入力ポート、出力ポー ト、入出力ポートを含む)、パスワイヤ、レジスタのビ 10 ット幅を認識し、さらに、各パスワイヤごとに、そのバ スワイヤに対応するドライバおよびレジスタを認識す る。

【0071】ハードウェア資源2から抽出した情報は、 モジュールリスト、データ資源リスト、データ転送エッ ジリストに格納される。図10~図15に示す例では、 これらの処理により、図16に示す各ノードA~Y (E、G、P、Q、Rを除く)が生成され、それぞれビ ット幅が設定される。

【0072】さらに、データ転送毎に設定されている条 件を解析する。これらの条件は、たとえば、"gurded co ntinuous assignment statement", "combinational alw ausblock"、"sequential always block" である。これ らの情報は、「ガード表現」として、データ転送毎にデ ータ転送エッジリストに登録される。これにより、各デ ータ転送に対応するエッジが生成されることになる。な お、条件が設定されていないデータ転送については、そ のデータ転送に対して「1」が付与される。

【0073】ハードウェア仕様において代入式が記述さ れている場合(例えば、セクション10およびセクショ 例えば、入力ポートIPORT1(ノード J)からレジスタRE 30 ン11)には、図17(a) に示すように、疑似資源Sdt が生成される。この疑似資源Sdtは、記述されている代 入式を実装する仮想的なデータソースである。たとえ ば、セクション11に記述されている代入式に対応する ノードP(Sdt3)が生成される。ノードE、Gも同様で ある。また、あるレジスタに予め決められた定数が書き 込まれる場合(例えば、セクション13)は、図17 (b) に示すように、疑似資源Sdcが生成される。この疑 似資源Sdcもまた仮想的なデータソースである。例え ば、セクション13に記述された定義に対応してノード 40 Q、Rが生成される。なお、これらの疑似資源は、ハー ドウェア仕様に基づいてデータ資源リストに所定の情報 を登録することにより生成される。

> 【0074】続いて、上述のようにして生成されたデー タ転送グラフが最適化される。図16に示す例では、デ ータ転送グラフにおいて「非フラグメント等価」「フラ グメント等価」および「独立エッジ」を検出することに よりデータ転送グラフが最適化される。

> 【0075】「非フラグメント等価」を検出する場合、 ハードウェア仕様のインタフェース定義において互いに

データ幅が互いに同じであるものを認識する。この場 合、対象となる資源は、たとえば、入力ポート、出力ポ ートおよび入出力ポートである。そして、非フラグメン ト等価クラスに属する資源が検出されると、そのことを 表す情報が、データ資源リストにおいて、その資源に対 応する記憶領域に登録される。

【0076】上記等価関係は、各ポート毎に調べられ る。このとき、各ポート毎に処理は、最終資源にたどり 着くまで、あるいは異なるビット幅の資源に到達するま で継続される。

【0077】ここで、図16に示したグラフにおける 「非フラグメント等価」を説明する。ノードA(モジュ ール0のINPUT2) 及びノードF (モジュール2のIPORT 5) は、共に16ビットの入力ポートである。また、こ れらの入力ポートは、ハードウェア仕様のセクション3 に定義されているように、互いに対応する資源である。 即ち、ノードFに対応する資源は、ノードAに対応する 資源の「子供」である。従って、ノードAおよびノード Fは、「非フラグメント等価」である。同様に、ノード CはノードDと等価であり、ノードXはノードWと等価 20 びノードKがフラグメント等価クラスに属しているの である。

【0078】この場合、例えば、資源Aおよび資源Fが 非フラグメント等価クラス#1に属しているとすると、 データ資源リストにおいて、資源Aおよび資源Fの「非 フラグメント等価クラス」にそれぞれ「#1」が登録さ

【0079】「フラグメント等価」を検出する場合は、 分岐されている資源の中から等価なものを認識する。図 16に示す例では、例えば、ノードBからノードHおよ びノード [ ヘデータが転送されている。このとき、ノー 30 ドBのビット仕様が16ビット幅であるのに対し、ノー ドHおよびノードIのビット仕様はそれぞれ8ビット幅 である。即ち、各転送先のノードで使用されるビット幅 は、転送元のノードで使用されるビット幅よりも小さ い。従って、ノードHおよびノードIは、「フラグメン ト等価」である。このことは、ノード J、 Kにおいても 同様である。

【0080】一方、ノードYには、ノードSおよびノー ドTからデータが転送されてきている。このとき、各転 送元のノードで使用されるビット幅は、転送先のノード 40 で使用されるピット幅よりも小さい。従って、ノードS およびノードTは、「フラグメント等価」である。

【0081】この場合、例えば、資源Hおよび資源Ⅰが フラグメント等価クラス#5に属しているとすると、デ ータ資源リストにおいて、資源Aおよび資源Fの「フラ グメント等価クラス」にそれぞれ「#5」が登録され る。

【0082】「独立エッジ」は、以下のようなものであ る。たとえば、ノードPはノードUのみにデータを転送

の場合、ノードPからノードUへのデータ転送に対応す るエッジは、独立エッジである。また、ノードYには、 ノードS、Tからデータが転送されてきている。このと き、ノードSからは0~7ビットが転送され、ノードT には8~15ビットが転送されてきている。すなわち、 これら2つのデータ転送においてデータピットはオーバ ラップしていない。この場合、ノードSからノードYへ のデータ転送に対応するエッジ及びノードTからノード Yへのデータ転送に対応するエッジは、共に独立エッジ 10 である。図16に示すグラフでは、この他にも、例え ば、ノードNからノードSへのデータ転送、ノードOか らノードTへのデータ転送、ノードUからノードDへの データ転送、ノードVからノードWへのデータ転送に対 応するエッジもそれぞれ独立エッジである。

【0083】「独立エッジ」と関連して、「フラグメン トエッジ」および「等価エッジ」の概念を導入する。 「フラグメントエッジ」とは、転送元の資源または転送 先の資源がフラグメント等価クラスに属するエッジのこ とを指す。例えば、図16に示す例では、ノード」およ で、この場合、エッジCJ、エッジCK、エッジJO、 エッジKOは、この等価クラスに係わるフラグメントエ ッジである。なお、各エッジは、(1) 転送元および転送 先の資源が共に「フラグメント等価」でない状態、(2) 転送元の資源のみが「フラグメント等価」である状態、 (3) 転送先の資源のみが「フラグメント等価」である状 態、(4) 転送元および転送先の資源が共に「フラグメン ト等価」である状態に分類される。なお、この分類は、 エッジ毎に2ビットのフラグで表される。

【0084】「等価エッジ」とは、転送元の資源または 転送先の資源がフラグメント等価クラスに属するノード であるエッジの集合である。例えば、ノードJ、Kはフ ラグメント等価クラスに属するので、この場合、エッジ CJ、エッジCK、エッジJO、エッジKOが、この等 価クラスに係わる等価エッジである。なお、独立エッジ は、等価エッジに属するエッジの集合から除去される。 【0085】上述のようにして等価関係を検出した後、 データ転送グラフから「資源競合」または「レジスタ漏 れ」に関わりのない部分を除去する。具体的には、ノー ドAおよびノードFは「非フラグメント等価」である。 したがって、ノードAが除去される。また、エッジVW が「独立エッジ」であり、ノードWおよびノードXは 「非フラグメント等価」である。したがって、ノード W、Xが除去される。さらに、エッジPUおよびエッジ UDがそれぞれ「独立エッジ」であり、ノードDおよび ノードCは「非フラグメント等価」である。したがっ て、ノードP、U、Dが除去される。

【0086】また、ノードH、Iは、ノードBから見て 「フラグメント等価」である。従って、ノードBが除去 し、ノードUはノードPのみからデータを受け取る。こ 50 される。同様に、ノードCも除去される。また、ノード

S、Tは、ノードYから見て「フラグメント等価」である。従って、ノードYが除去される。さらに、エッジN SおよびエッジOTは共に独立エッジである。したがって、ノードS、Tが除去される。

【0087】上述の処理の結果、図16に示すデータ転送グラフは、図18に示す状態に最適化される。上述の処理は、具体的には、データ資源リストおよびデータ転送エッジリスト等からエッジリストEfinal を生成する処理に相当する。エッジリストEfinal は、最適化処理の結果として得られるエッジのリストである。

【0088】最適化処理が終わると、図2のフローチャートのステップS3の処理が実行される。この処理は、図19に示すように、2つのステップからなる。ステップS21では、最適化されたデータ転送グラフから隣接ノードリストを作成する。続いて、ステップS22において、プロパティおよびそれに対応する検証スクリプトを生成する。本実施形態では、「資源競合」または「レジスタ漏れ」が発生し得るすべての条件を抽出する。具体的には、隣接ノードリストを利用して各ノード毎の入力エッジ数および出力エッジ数をカウントし、それに基づいてプロパティを生成する。そして、抽出した「資源 競合」または「レジスタ漏れ」が発生し得る条件が、検証ツール3が実行可能なスクリプトに変換される。

【0089】図18に示すグラフからプロパティを生成する場合の処理を説明する。まず、最適化されたグラフから隣接ノードリストが作成される。隣接ノードリストは、データ転送グラフ上の各エッジ毎に、その転送元ノードおよび転送先ノードを検出することにより得られる。図20に隣接ノードリストの例を示す。なお、各エッジ毎の転送先ノードおよび転送元ノードに係わる情報は、最適化処理により得られるエッジリストEfinalに格納されている。

【0090】続いて、隣接ノードリストを利用し、「資源競合」または「レジスタ漏れ」が発生する可能性があるノードを検出する。「資源競合」を検出する場合には、複数の入力エッジが存在するノードを検出する。図20に示す例では、ノードL、M、N、Oにおいてそれぞれ2本に入力エッジが存在し、ノードVにおいて4本のエッジが存在する。従って、これら5つのノードは、それぞれ「資源競合」が発生する可能性があるものとみ40なされる。

【0091】一方、「レジスタ漏れ」を検出する場合には、1以上の入力エッジが存在し、且つ1以上の出力エッジが存在するノードを検出する。図20に示す例では、ノードL、Mにおいて、2本の入力エッジおよび1本の出力エッジが存在する。したがって、これらのノードは、「レジスタ漏れ」が発生する可能性があるものとみなされる。なお、クロックの歪みを考慮すると、「レジスタ漏れ」の可能性があるノード(レジスタ)は、「資源競合」が発生する可能性があるものとみなされ

る。

【0092】図21は、「資源競合」のプロパティの例である。これらのプロパティは、図18に示すデータ転送グラフから生成されたものである。「資源競合」のプロパティは、上述した5つのノードについてそれぞれ生成される。このとき、各ノードにおいて存在する入力エッジに付与されている条件が抽出され、それらの条件を組み合わせることによりプロパティが生成される。

20

【0093】例えば、ノードLについてのプロパティを 10 生成する場合、エッジELおよびエッジFLに付与され ている条件がグラフから抽出される。すなわち、エッジ ELおよびエッジFLからそれぞれ「制御信号CTRL4」 および「制御信号CTRL3」が抽出され、それらを組み合 わせることにより下記のプロパティが得られる。

【0094】AG(CTRL4. CTRL3) 検証ツール3は、このプロパティが入力されると、制御 信号CTRL4 および制御信号CTRL3 が同時に発生するクロ ックサイクルが存在するか否か検証する。そして、それ らが同時に発生するクロックサイクルが存在する場合 は、検証ツール3は、ノードLにおいて「資源競合」が 発生するものと判断する。即ち、レジスタCに対して同 時書込アクセスが発生するものとみなす。

【0095】なお、あるノードにおいて3本以上の入力 エッジが存在する場合には、それらの中から任意の2本 の入力エッジを抽出し、その2本の入力エッジに付与さ れている条件がグラフから抽出される。この処理は、す べての組合せについて行われる。例えば、ノードVは4 本の入力エッジが存在するので、この場合、6通りの組 合(エッジQVとエッジLV、QVとMV、QVとR V、LVとMV、LVとRV、MVとRV)が得られ る。そして、各組合せごとにプロパティが生成される。 【0096】図22は、「レジスタ漏れ」のプロパティ の例である。これらのプロパティもまた、図18に示す データ転送グラフから生成されたものである。なお、こ の実施例で検出される「レジスタ漏れ」は、「審込み、 読出し、書込み」であるはずのシーケンスが「書込み、 書込み、読出し」というシーケンスで実行されてしまう 場合を想定する。

【0097】ノードLに着目した場合、「レジスタ漏 40 れ」が発生する可能性がある条件は、以下の4つである。すなわち、(1) ノードEからノードLへデータが転送された後に、ノードLからノードVへの転送が実行されることなく、再びノードEからノードLへデータが転送された後に、ノードLからノードVへの転送が実行されることなく、再びノードFからノードレへデータが転送される場合、(3) ノードFからノードレへデータが転送された後に、ノードLからノードVへの転送が実行されるよなく、ノードEからノードレへデータが転送される場合、(4) ノードEからノードレへデータが転送さ

れた後に、ノードLからノードVへの転送が実行されることなく、ノードFからノードLへデータが転送される場合である。なお、ノードMにおいても、基本的に同様にプロパティが生成される。例えば、(1) の場合のプロパティは、

EF (CTRL4/\EX (E (~CTRL5 U CTRL4))) と表される。

【0098】検証ツール3は、このプロバティが入力されると、「制御信号CTRL4 が発生するクロックサイクル 10の後に制御信号CTRL5 が発生することなく制御信号CTRL4 が発生するクロックサイクル」を探す。そして、そのような状況が存在するのであれば、検証ツール3は、ノードLにおいて「レジスタ漏れ」が発生するものと判断する。

【0099】図23は、クロックの歪みを考慮した場合におけるレジスタにおける「資源競合」のプロパティの例である。これらのプロパティもまた、図18に示すデータ転送グラフから生成されたものである。なお、この場合の「資源競合」は、あるクロックサイクルにおいて、書込アクセスおよび読出アクセスが発生する場合を想定する。

【0100】ノードLに着目した場合、「資源競合」が発生する可能性がある条件は、以下の2つである。すなわち、(1) ノードEからノードLへデータ転送と、ノードLからノードVへのデータ転送が動イルクロックサイクル内に実行される場合、および(2) ノードFからノードLへデータ転送と、ノードしからノードVへのデータ転送が動イルクロックサイクル内に実行される場合である。なお、ノードMにおいても基本的に同様にプロパテ 30ィが生成される。

【0101】例えば、(1) の場合のプロパティは、 AG (CTRL4. CTRL5)

として表される。検証ツール3は、このプロパティが入力されると、制御信号CTRL4 および制御信号CTRL5 が同時に発生するクロックサイクルを探す。そして、そのようなクロックサイクルが存在するのであれば、検証ツール3は、ノードLにおいて「資源競合」が発生するものと判断する。

#### 第2の実施例

図24〜図26は、プロパティ生成ツール1に入力されるハードウェア仕様2の一例である。この実施例でも、ハードウェア記述冒語として、Verilog が使用されている。

【0102】セクション1においては、入力される制御 信号、入力データおよび出力データが定義されている。 また、セクション1の記述によれば、このモジュールに は5つのレジスタ (BASES, ENDS, MODE, REG-ADR, REGA -OUT) が設けられている。セクション2には、制御信号 CNT-REG-ACC および制御信号WRITE が与えられたときの データ転送が記述されている。これらのデータ転送は、 5ビットの制御信号REG-ADR の値により制御される。また、セクション3には、各種制御信号が与えられたときのレジスタREG-ADR または出力REGA-OUTへのデータ転送が記述されている。

【0103】図27は、図24~図26に示したハードウェア仕様から生成されたデータ転送グラフである。ハードウェア仕様からデータ転送グラフを生成する方法は、第1の実施例の場合と同じなので、ここではその説明を省略する。

【0104】図27に示すグラフにおいて、「G1」~「G11」は、データ転送のトリガとしての条件である。これらの条件を図28に示す。例えば、ノードAからノードDへのデータ転送は、セクション2の記述によれば、制御信号CNT-REG-ACC および制御信号WRITE が与えられ、且つレジスタREG-ADR の第4ビットが1"であり、且つレジスタREG-ADR の第3~0ビットが0001"であったクロックサイクルにおいて実行される。図28に示す「G1」は、この条件を記述している。

【0105】なお、各条件に含まれる要素の集合を「サポートセット」と呼ぶ。たとえば、条件G1のサポートセットは、7つの要素 (CNT-REG-ACC, WRITE, REG-ADR (4), REG-ADR (3), REG-ADR (2), REG-ADR (1), REG-ADR (0)) を含んでいる。

【0106】このデータ転送グラフを最適化する際には、「レジスタファイル」および「名称等価」の概念が利用される。「レジスタファイル」を検出する場合、まず、転送先がレジスタであるエッジまたは転送元がレジスタであるエッジを抽出する。そして、それらのエッジに付与されているサポートセットを比較し、それらが互いに同じであるエッジ同士をグループ化する。この場合、グループ化された複数のエッジにそれぞれ接続されるレジスタを「レジスタファイル」とみなす。

【0107】図29を参照しながら具体例を示す。ここでは、転送先ノードがレジスタであるエッジADに注目する。エッジADには、条件G1が付与されている。この場合、レジスタファイルを検出する場合には、まず、レジスタを表すノードへのファンインエッジの中から、G1のサポートセットと同じサポートセットを有する名のサポートセットと同じサポートセットは、図28に示すように、条件G2~G6とそれぞれ同じである。従って、レジスタを表すノードへのファンインエッジが抽出される。これにより、条件G1~G6が設定されているエッジがグループ化される。すなわち、エッジが加出される。これにより、条件G1~G6が設定されているエッジがグループ化される。したがって、これらのエッジの転送先である3つのノード(D、E、F)は、レジスタファイルに属するものとみなされる。

-OUT)が設けられている。セクション2には、制御信号 【0108】なお、上記の例では、レジスタへのファン CNT-REG-ACC および制御信号WRITE が与えられたときの 50 インエッジに基づいてレジスタファイルを検出したが、 図29に示すように、レジスタからのファンアウトエッジを利用しても同様の関係が得られる。

【0109】「名称等価」を検出する場合は、同一モジュール内のノードの中で同一の名称が付与されているノード(特に、レジスタおよび出力ポート)を抽出し、それらを等価な資源とみなす。図27に示す例では、レジスタに対応するノード」および出力ポートに対応するノードIの名称が共に"REGA-OUT なので、これらのノードが等価であるとみなされる。

【0110】上述のようにして等価関係を検出した後、データ転送グラフから「資源競合」または「レジスタ漏れ」に関わりのない部分を除去する。すなわち、ノードD、E、Fは、「レジスタファイル」なので、これらのノードは1つのノード(ノードD')に置きかえられる。また、ノード」およびノードIは「名称等価」である。したがって、ノードIが除去される。上述の最適化処理の結果、図27に示すデータ転送グラフは、図30に示す状態に最適化される。

【0111】データ転送グラフが最適化されると、それに伴って各エッジに付与されている条件(サポートセット)も変化する。具体的には、図27に示されていた条件G1~G6が条件G1'に集約され、一方、条件G7およびG8が条件G2'に集約される。図31に条件G1'および条件G2'のサポートセットを示す。

【0112】第2の実施例のハードウェアでは、ノード Jにおいて「資源競合」が発生する可能性がある。この 場合、「資源競合」のプロパティは、4つの条件(G2'、G9、G10、G8)の中の任意の2つが同時に 発生するクロックサイクルを調べるためのスクリプトで ある。また、このハードウェアでは、ノードD'におい 30 て「レジスタ漏れ」が発生する可能性がある。この場合、「レジスタ漏れ」のプロパティは、条件G1'および条件G2'が所定の順番で発生することを調べるため のスクリプトである。

【0113】次に、上述したプロパティ生成ツール1の 動作アルゴリズムをフローチャートを参照しながら説明 する。なお、以下の説明では、下記の定義を用いる。

- L モジュールの階層レベル
- M モジュールのセット
- Si 入力ポートのセット
- So 出力ポートのセット
- Sio 入出力ポートのセット
- Sw パスワイヤのセット
- Sr レジスタのセット
- Sdt データ要素(代入式等の演算の結果を生成する資源)
- Sdc データ定数 (定数を生成する資源)
- Edt データ転送エッジ
- N ノードのセット
- H データ資源の等価クラスのセット

図32〜図34は、データ転送グラフを生成する方法を 説明するフローチャートである。この処理は、ハードウェア記述言語で記述されたハードウェア仕様2が入力さ れたときに実行される。

【0114】ステップS31では、プロパティを作成するために利用するメモリ領域を初期化する。このとき、モジュール階層しとして「0」が設定される。また、最小ビット幅パラメータとして「Wb」が設定される。

【0115】ステップS32では、モジュールリストM10にルートモジュールを登録する。モジュールリストMには、ハードウェア仕様2に設けられているすべてのモジュールが登録されている。ステップS33は、モジュールリストMに登録されている各モジュールについてステップS34以降の処理を実行するための判断処理である。

【0116】ステップS34では、モジュールリストMからモジュールMiを取り出す。ステップS35は、モジュールMiについてのインタフェース定義に記述されている各ポートについてステップS36では、インタフするための処理である。ステップS36では、インタフェース定義からポートPを抽出する。そして、そのポートPのビット幅が最小ビット幅パラメータWb以上か否か調べる。ポートPのビット幅が最小ビット幅パラメータWb以上であればステップS37へ進み、そうでない場合は、ステップS35へ戻って次のポートを抽出する。

【0117】ステップS37では、ポートPが入力ポートであるか否かを調べる。ポートPが入力ポートであった場合には、ステップS40において、ポートPを入力ポートリストSiに登録する。また、ステップS38では、ポートPが出力ポートであるか否かを調べる。ポートPが出力ポートであった場合には、ステップS41において、ポートPを出力ポートリストSoに登録する。ポートPが入力ポートまたは出力ポートのいずれでもなかった場合には、ステップS39において、ポートPを入出力ポートリストSioに登録する。

【0118】上記処理により、ハードウェア仕様2において定義されている各ポートが、入力ポートリストSi、出力ポートリストSo、または入出力ポートリスト40 Sioに登録される。

【0119】ステップS51は、モジュールMiのモジュール宣言に記述されている各変数VについてステップS52~S55を実行するための処理である。ステップS52では、変数Vのビット幅が最小ビット幅パラメータWb以上であるか否かを調べる。変数Vのビット幅が最小ビット幅パラメータWb以上であればステップS53~進み、そうでない場合はステップS51に戻って次の変数を抽出する。

【0120】ステップS53では、変数Vがレジスタ変 50 数であるか否かを調べる。変数Vがレジスタ変数であれ ば、ステップS55においてその変数Vをレジスタ変数 リストSr に登録し、そうでない場合は、ステップS5 4においてその変数Vをバスワイヤ変数リストSw に登 録する。

【0121】上記処理により、ハードウェア仕様2にお いて定義されている各変数が、レジスタ変数リストSr またはパスワイヤ変数リストSw に登録される。ステッ プS56は、モジュールMi の各モジュールインスタン シエイションについてステップS57およびS58を実 行するためにの処理である。ステップS57では、モジ 10 ュールインスタンシエイションm-j をモジュールリスト Mに登録する。ステップS58では、モジュールインス タンシエイションm-j のポートをモジュールMi 内の先 に識別されている資源に関連づける。

【0122】ステップS61は、モジュールMi 内の各 同時処理CPについてステップS62~S72を実行す るための処理である。ステップS62では、同時処理C Pがcontinuous assignment タイプであるか否かを調べ る。ここで、同時処理CPがcontinuous assignment タ イプであれば、ステップS71において、その処理CP のデータ転送処理タイプとして「C (Concurrent)」を 設定する。そして、ステップS72において、データ転 送エッジを生成する。

【0123】ステップS63では、同時処理CPがguar ded continuous assignment タイプであるか否かを調べ る。ステップS64では、同時処理CPが、combinatio nalalways blockタイプであるか否かを調べる。そし て、ステップS63またはS64の判断結果が「Ye s」ならば、ステップS70において、その処理CPの データ転送処理タイプとして「C」を設定する。一方、 ステップS63およびS64の判断結果が共に「No」 ならば、ステップS65において、その処理CPのデー タ転送処理タイプとして「S(Sequential)」を設定す る。

【0124】ステップS66では、すべてのガード条件 を認識する。ここで、各ガード条件は、それぞれ異なる データ転送を制御する。ステップS67では、各ガード 条件毎に、ガード表現およびガード信号を格納する。こ のとき、このガード条件により制御されるデータ転送の 転送元および転送先を認識する。そして、ステップS6 40 8において、データ転送エッジを生成する。ステップS 69は、各データ転送についてステップS66~S68 を実行するための処理である。

【0125】上記処理により、ハードウェア仕様2にお いて定義されている各データ転送に対応するデータ転送 エッジが生成される。図35は、ステップS68または S72のデータ転送エッジを生成する処理の詳細フロー チャートである。

【0126】ステップS81では、データ転送の転送元 が代入式であるか否かを調べる。転送元が代入式である 50 【0134】ステップS107では、要素qが「子供資

場合は、ステップS82において、その代入式に対応す る擬似資源Sdtを生成する。ステップS83では、デー タ転送の転送元が定数であるか否かを調べる。転送元が 定数である場合は、ステップS84において、その定数 に対応する擬似資源Sdcを生成する。

【0127】データ転送の転送元が、代入式または定数 のいずれでもない場合は、ステップS85において、転 送元資源Sourceを認識する。ステップS86では、デー 夕転送の転送元が、入力ポートリストSi 、入出力ポー トリストSio、バスワイヤ変数リストSw またはレジス タ変数リストSr に属しているか否かを調べる。

【0128】 擬似資源 Sdtまたは擬似資源 Sdcが生成さ れた場合、あるいはステップS86の判断結果が「Ye s」であった場合には、ステップS87において、転送 先資源Sinkを認識する。ステップS88では、データ転 送の転送先が、出力ポートリストSo、入出力ポートリ ストSio、パスワイヤ変数リストSw またはレジスタ変 数リストSr に属しているか否かを調べる。

【0129】ステップS88の判断結果が「Yes」で あった場合には、ステップS89において、データ転送 の転送元および転送先に基づいてエッジEを生成する。 ステップS90では、データ転送エッジリストEdtに生 成したエッジEを追加する。ステップS91では、エッ ジEをデータ転送の転送元及び転送先に関連づける。な お、この実施例では、データ転送の転送元または転送先 がポート、レジスタ、バスワイヤ、または疑似資源のい ずれでもなかった場合は、エッジEは生成されない。

【0130】上記処理により、ハードウェア仕様2にお いて定義されている各データ転送に対して、そのデータ 30 転送の転送元および転送先が定義されたデータ転送エッ ジが生成される。

【0131】図36および図37は、「非フラグメント 等価」を検出する処理のフローチャートである。このフ ローチャートは、図4に示したフローチャートのステッ プS11の実施例である。なお、ここでは、入出力ポー トについて説明するが、入力ポートおよび出力ポートに ついても同様の処理が実行される。

【0132】ステップS101では、入出力ポートリス トSioをスキャンする。ステップS102は、入出力ポ ートリストSioに属する各要素(入出力ポート)につい てステップS103以降の処理を実行するための処理で ある。ステップS103では入出力ポートリストSioか ら要素Sio-kを抽出する。

【0133】ステップS104では、抽出した要素Sio -kを待ち行列Qに加える。ステップS105では、待ち 行列Qが空か否かを調べる。待ち行列Qが空のときはス テップS102に戻り、待ち行列Qに1以上の要素が保 持されている場合は、ステップS106において、待ち 行列Qから要素qを抽出する。

源」を有するか否かを調べる。ここで、要素 q の「子供 資源」とは、例えば、要素 q が設けられているモジュー ルの階層の下位の階層のモジュール内に設けられている 資源であって、要素 q に対応付けられているものをい う。対応関係は、ハードウェア仕様などに記述されてい

【0135】要素 q が「子供資源」を有していなければ、ステップS114において待ち行列Qから要素 q を削除した後にステップS102に戻り、要素 q が「子供資源」を有している場合にはステップS108へ進む。ステップS108では、要素 Sio-kに対応する非フラグメント等価クラス Hekを生成する。そして、ステップS109において、Eqvl フラグをリセットする。

【0136】ステップS110は、要素 q が有する各「子供資源」についてステップS121~S126を実行するための処理である。ステップS121では、要素 q から「子供資源 q c j を抽出する。ステップS122では、要素 q のビット幅と「子供資源 q c j のビット幅が互いに同じであるか否かを調べる。これらのビット幅が互いに異なる場合は、ステップS110に戻って次の「子供資源」を抽出する。上記ビット幅が互いに同じ場合、ステップS123において E q v l フラグに「1」を設定する。ステップS124では、「子供資源 q c j を待ち行列 Q の要素として追加する。ステップS125では、

「子供資源qc」を非フラグメント等価クラスHekの要素として追加する。ステップS126では、非フラグメント等価クラスHekと「子供資源qc」とを関連づける。

【0137】全ての「子供資源」についてステップS121~S126の処理が実行されると、ステップS111において、Eqvlフラグが「1」か否かを調べる。Eqvlフラグが「1」であれば、ステップS112において要素 q を非フラグメント等価クラスHekに追加し、さらに、ステップS113において非フラグメント等価クラスHekと要素 q とを関連づける。なお、Eqvl フラグが「1」でなかった場合には、ステップS112およびS113の処理はスキップされる。

【0138】このように、あるポートのビット幅とそのポートの「子供資源」のビット幅が互いに同じである場合、そのポートと「子供資源」は、「非フラグメント等価」とみなされる。

【0139】図38~図41は、「フラグメント等価」を検出する処理のフローチャートである。このフローチャートは、図4に示したフローチャートのステップS12の実施例である。なお、ここでは、入出力ポートについて説明するが、入力ポートおよび出力ポートについても同様の処理が実行される。

【0140】ステップS131では、入出力ポートリストSioをスキャンする。ステップS132は、入出力ポートリストSioに属する各要素(入出力ポート)についてステップS133以降を実行するための処理である。

ステップS133では、入出力ポートリストSioから要素Sio-lを抽出する。

【0141】ステップS134では、要素Sio-lがいずれかの等価クラスHekに属しているか否かを調べる。要素Sio-lがいずれかの等価クラスHekに属している場合は、ステップS135に進み、そうでない場合には、ステップS141~S146の処理を実行した後にステップS132に戻る。

【0142】ステップS141では、要素Sio-lが「子供資源」を有するか否かを調べる。要素Sio-lが「子供資源」を有する場合は、ステップS142以降の処理を実行し、そうでない場合は、ステップS132に戻る。ステップS142では、要素Sio-lに対応するフラグメント等価クラスOIFHelを生成する。ステップS143では、要素Sio-lをルート(出発点)として、要素Sio-lのビット幅よりも小さいビット幅を持つ「子供資源」を認識する。ステップS144では、各「子供資源」のためのフラグメント等価フィールドに「フラグメント等価クラスOIFHel」を設定する。ステップS145では、各「子供資源」のための非フラグメント等価フィールドに「非フラグメント等価クラスHek」を設定する。ステップS146では、各「子供資源」をフラグメント等価クラスOIFHelの要素として追加する。

【0143】要素Sio-lがいずれかの等価クラスHekに属している場合は、ステップS135において、フラグメントchild-found フラグをリセットする。ステップS136では、要素Sio-lをルートとして、要素Sio-lのビット幅よりも小さいビット幅を持った「子供資源」または要素Sio-lのビット幅よりも大きいビット幅を持った「子供資源」を探す。このとき、抽出された「フラグメント子供」の集合を"F-child"とする。一方、より大きなビット幅を持った「非フラグメント子供資源」の集合を"UG-child"とする。

【0144】ステップS137では、集合F-child の要素が存在するか否かを調べる。集合F-child の要素が存在するのであれば、ステップS138においてフラグメントchild-found フラグをセットする。ステップS139では、要素Sio-lに対応するフラグメント等価クラスOIFHelを生成する。

40 【0145】ステップS151では、集合F-child をスキャンする。ステップS152は、集合F-child に属する各要素についてステップS153~S156を実行するための処理である。ステップS153では、集合F-child から要素Cd-i を抽出する。ステップS154では、要素Cd-i の「親資源P-Cd-i」を抽出する。ステップS155では、要素Cd-i および親資源P-Cd-i のためのフラグメント等価フィールドに「フラグメント等価クラスOIFHel」を設定する。ステップS156では、要素Cd-i をフラグメント等価クラスOIFH50 elに加える。

【0146】 集合F-child の要素が存在しない場合は、ステップS161~S172の処理が実行される。ステップS161~S165の処理は、基本的に、ステップS137、およびステップS151~S154の処理と同じである。ただし、ステップS161~S165では、集合UG-childから要素Cd-iが抽出され、さらに、その「親資源Prnt-i」が抽出される。

【0147】ステップS166では、要素Cd-i に対応するフラグメント等価クラスOIFHelを生成する。ステップS167は「親資源Prnt-i」の各要素について 10ステップS168では、「親資源Prnt-i」に属する。ステップS168では、「親資源Prnt-i」に属する要素Pi-kを抽出する。ステップS169では、要素Pi-kが属している非フラグメント等価クラスHekを探す。ステップS170では、非フラグメント等価クラスHekの各要素をフラグメント等価クラスOIFHelに加える。ステップS171では、非フラグメント等価クラスHekの各要素のためのフラグメント等価フィールドに「フラグメント等価クラスOIFHel」を設定する。そして、ステップS172において、各要素のための非フラグメント等価フィールドから非フラグメント等価フィールドから非フラグメント等価フィールドから非フラグメント等価フィールドから非フラグメント等価クラスHekを削除する。

【0148】図42は、「名称等価」を検出する処理のフローチャートである。このフローチャートは、図4に示したフローチャートのステップS13の実施例である。ステップS181では、レジスタリストSrをスキャンする。ステップS182は、レジスタリストSrの各要素についてステップS183~S189の処理を実行するための処理である。ステップS183では、レジスタリストSrから要素(レジスタ)Sr-lを抽出する。

【0149】ステップS184~S186では、抽出した要素Sr-1の名称と、出力ポートリストSoの各要素の名称とを比較する。そして、出力ポートリストSoの中に要素Sr-1の名称と同じ名称を持つ要素So-jが存在している場合には、ステップS187において、その要素So-jが属する非フラグメント等価クラスHekを探す。ステップS188では、要素Sr-1のための非フラグメント等価クラスフィールドに「非フラグメント等価クラスフィールドに「非フラグメント等価クラスHek」を設定する。そして、ステップS189に40おいて、要素Sr-1を非フラグメント等価クラスHekの要素として追加する。

【0156】ステップS214では、エッジEjが転送スタと同じ名称が付与されている出力ポートとが、「名称等価」とみなされる。図43は、「フラグメントエッジ」を検出する処理のフローチャートである。この処理では、各データ転送エッジが「フラグメントエッジ」または「非フラグメントエッジ」のいずれに属するのかを判断するために有用な情報を生成する。なお、このフローチャートは、図4に示したフローチャートのステップ 50 ト等価FHejに属する各要素についてステップS218

S14の実施例である。

【0151】ステップS191では、データ転送エッジリストEdtをスキャンする。ステップS192は、データ転送エッジリストEdtの各要素についてステップS193~S200を実行するための処理である。ステップS193では、データ転送エッジリストEdtから要素(エッジ)Ejを抽出する。このとき、エッジEjに対応するデータ転送の転送元および転送先を認識する。

30

【0152】ステップS194では、エッジEiに対応 するデータ転送の転送先が「フラグメント等価」である か否かを調べる。また、その転送先が「フラグメント等 価」であれば、ステップS195において、エッジEj に対応するデータ転送の転送元が「フラグメント等価」 であるか否かを調べる。そして、その転送先および転送 元が共に「フラグメント等価」であった場合には、ステ ップS196において両フラグメントフラグをセット し、転送先のみが「フラグメント等価」であった場合に は、ステップS197において転送先フラグメントフラ グをセットする。一方、転送先が「フラグメント等価」 でなかった場合には、ステップS198において、エッ ジEjに対応するデータ転送の転送元が「フラグメント 等価」であるか否かを調べる。そして、転送元のみが 「フラグメント等価」であった場合には、ステップS1 99において、転送元フラグメントフラグをセットし、 転送先および転送元がいずれも「フラグメント等価」で なかった場合には、ステップS200において非フラグ メントフラグをセットする。

【0153】上記処理により、各データ転送に対応する エッジが、両フラグメントエッジ、転送先フラグメント 30 エッジ、転送元フラグメントエッジ、または非フラグメ ントエッジに分類される。

【0154】図44~図48は、「等価エッジ」を検出する処理のフローチャートである。このフローチャートは、図4に示したフローチャートのステップS15の実施例である。

【0155】ステップS211では、データ転送エッジリストEdtをスキャンする、ステップS212は、データ転送エッジリストEdtの各要素についてステップS2 13以降の処理を実行するための処理である。ステップS213では、データ転送エッジリストEdtから要素(エッジ)Ejを抽出する。このとき、エッジEjが転送の転送元および転送先を認識する。【0156】ステップS214では、エッジEjが転送元フラグメントか否か調べる。エッジEjが転送元フラグメントがあればステップS215へ進み、そうでない場合は、ステップS217へ進む。ステップS215では、転送元のフラグメント等価を「FHej」とする。ステップS216では、フラグメント等価FHejに属する要素をスキャンする。ステップS217は、フラグメン

~ S 2 2 4 を実行するための処理である。

【0157】ステップS218では、フラグメント等価 FHejから要素(ポート等)Ni を抽出する。ステップ S219では、要素Ni を転送元ノードまたは転送先ノ ードとして含むすべてのエッジを抽出する。ステップS 220では、抽出したエッジのリストをスキャンする。 ステップS221は、ステップS219で抽出した各工 ッジについてステップS222~S224を実行するた めの処理である。ステップS222では、上記抽出した エッジのリストから要素 (エッジ) Ek を抽出する。こ 10 のとき、エッジEk に対応するデータ転送の転送先ノー ドを「Head-k」とする。ステップS223では、この転 送先ノードHead-kが、ステップS213で抽出した転送 先と同じであるか否かを調べる。そして、それらが互い に同じ場合は、ステップS224において、エッジEj の等価エッジの集合Eqv-Tail-EjにエッジEk を追加す る。

【0158】フラグメント等価FHeiに属するすべての 要素についてステップS218~S224の処理を実行 すると、ステップS231において、集合Eqv-Tail-Ej 20 に属するエッジのノードのビット幅ベクトルに基づいて インターバルグラフIGを作成する。

【0159】ここで、図49~図51を参照しながら、 インターバルグラフについて説明する。ここでは、図4 9に示すデータ転送グラフが生成されているものとす る。また、図49に示すノード間のデータ転送は、図5 0に示すように定義されているものとする。そして、各 エッジ毎に、ガード条件に対応する制御信号、転送先ノ ードにおいて使用されるビット、および転送先ノードに おいてビットされるビットが定義されているものとす る。この定義によれば、例えば、エッジRTは、制御信 号G3 が与えられたときに、ノードRの第7~0ピット がノードTの第7~0ビットへ転送されることを表して いる。なお、各データ転送は、T1 ~T10を用いて表わ されている。

【0160】データ転送グラフからインターパルグラフ を作成する場合、まず、各データ転送を点 (ドット) で **表す。そして、データ転送毎に、転送先ノードにおいて** 使用すべきピットがオーバラップするデータ転送を抽出 し、それらを接続する。

【0161】例えば、データ転送T1 に注目する。デー タ転送T1 によるデータは、ノードTの第7~0ビット に書き込まれる。このとき、データ転送T2 によるデー タはノードTの第3~0ビットに書き込まれる。したが って、データ転送T1 およびデータ転送T2 により転送 されるデータは、ノードTにおいてオーバラップするこ とになる。同様に、データ転送T3 、T8 、T9 及びT 10によるデータも、ノードTにおいてデータ転送T1 に よるデータとオーバラップする。この場合、データ転送

、T3 、T8 、T9 およびT10を表す点と接続され る。

【0162】この後、他のデータ転送についても同様の 方法を実行することにより、図51に示すインターバル グラフが得られる。フローチャートの説明に戻る。ステ ップS232では、インターバルグラフIGにおいて、 部品(図51における「点」)同士の接続を調べる。ス テップS233では、非単体部品の集合NSCCを抽出 する。各集合NSCCには、インターバルグラフにおい て互いにメッシュ状に接続された点に対応する複数のデ ータ転送から構成される。例えば、図51において、点 T1 、T2 、T3 、T10は、互いにメッシュ状に接続さ れており、これらの点にそれぞれ対応するデータ転送は 1つの集合NSCCに属する。ステップS234では、 単体部品の集合SCCを抽出する。集合SCCには、い ずれの集合NSCCにも属していないデータ転送が属す ることになる。

【0163】ステップS235では、各集合NSCCに 属し、且つ集合Eqv-Tail-Ejに含まれるエッジから独立 サブセット Ind-Eqv-Tail-Ejを作成する。ステップS2 36では、集合Eqv-Tail-Ejから独立サブセット Ind-E qv-Tail-Ejを削除する。ステップS237では、集合N SCCに基づいて、集合Eqv-Tail-Ejを1以上のサブグ ループに分割する。そして、ステップS238におい て、各サブグループごとにエッジリストEfinal を得 る。そして、ステップS239において、各サブグルー プの集合Eqv-Tail-EjをエッジリストEfinal に追加す

【0164】エッジEjが転送元フラグメントでなかっ た場合(S214:No)は、ステップS241におい て、エッジEjが転送先フラグメントまたは両フラグメ ントであるか否かを調べる。エッジEjが転送先フラグ メントまたは両フラグメントであでればステップS24 2へ進み、そうでない場合は、ステップS249におい てそのエッジEjを単体プロックとしてエッジリストE final に加えた後にステップS212に戻る。

【0165】ステップS242では、非フラグメントの 親資源UF-Parent-j が見つかるまでエッジEj に対応す るデータ転送の転送先の親資源フィールドをトラバース 40 していく。ステップS243では、親資源UF-Parent-j が属する非フラグメント等価クラスを「UHPeilとす る。ステップS244では、非フラグメント等価クラス UHPejをスキャンする。ステップS245は、非フラ グメント等価クラスUHPejに属する各要素についてス テップS246~S248を実行するための処理であ る。ステップS246では、非フラグメント等価クラス UHPejから要素(ノード)Ni を抽出する。ステップ S247では、ノードNi を転送先ノードとして含むす べてのエッジを抽出する。ステップS248では、抽出 T1 を表す点は、図51に示すように、データ転送T2 50 された各エッジを等価エッジの集合Eqv-Head-Ejに追加

する。

【0166】ステップS251では、非フラグメント等 価クラスUHPejから抽出されたノードNi がフラグメ ント等価か否かを調べる。ノードNi がフラグメント等 価であればステップS252へ進み、そうでなければス テップS245に戻る。ステップS252では、ノード Ni のフラグメント等価クラスを「FHeil とする。ス テップS253では、フラグメント等価クラスFHejを スキャンする。ステップS254は、フラグメント等価 ~ S 2 5 7 を実行するための処理である。ステップ S 2 55では、フラグメント等価クラスFHejからノードN k を抽出する。ステップS256では、転送先ノードと してノードNk を含むすべてのエッジを検出する。そし て、ステップS257において、抽出した各エッジを等 価エッジの集合 E-Head-Ejに追加する。

【0167】各ノードについてステップS246~S2 48を実行すると (ステップS245:Yes)、続い てステップS261~S268を実行する。ステップS 261~5268は、基本的に、ステップ5231~5 20 237、およびS239と同じである。ただし、ステッ プS261~S268では、集合Eqv-Head-Ejに属する エッジに係わるインターパルグラフIGが作成され、そ のグラフを利用してエッジリストEfinal が得られる。 【0168】図52~図55は、「レジスタファイル」 を検出する処理のフローチャートである。このフローチ ャートは、図4に示したフローチャートのステップS1 6の実施例である。

【0169】ステップS271では、データ転送エッジ リストEdtをスキャンする。ステップS272は、デー 30 タ転送エッジリストEdtに属する各要素についてステッ プS273~S284を実行するための処理である。ス テップS273では、データ転送エッジリストEdtから 要素(エッジ)Ejを抽出する。また、エッジEjに対 応するデータ転送の転送元Sourceおよび転送先Sinkを検 出する。

【0170】ステップS274では、エッジEjの転送 元または転送先がレジスタであるか否かを調べる。転送 元または転送先がレジスタであれば、ステップS275 へ進み、そうでない場合はステップS272に戻る。ス 40 テップS275では、エッジEjのガード表現のサポー トセットを構成する制御信号の集合SSS-E」を作成 する。ステップS276では、検出した転送先がレジス タであるか否かを調べる。転送先がレジスタであればス テップS277へ進み、そうでない場合はステップS2 77~280をスキップする。

【0171】ステップS277では、制御信号の集合S SS-Ejを転送先に関連づける。ステップS278で は、転送先がレジスタであるデータ転送のガード表現に 含まれる制御信号の集合Sink-Support-Setを得る。ステ 50 る。ステップS318では、ベクトルリストからBV-

ップS279では、制御倡号の集合SSS-Ejを制御 信号の集合Sink-Support-Setに関連づける。ステップS 280では、転送先を転送先レジスタの集合Sink-Regis torsに追加する。

【0172】ステップS281では、検出した転送元が レジスタであるか否かを調べる。転送元がレジスタであ ればステップS282へ進み、そうでない場合は、ステ ップS272に戻る。ステップS282では、制御信号 の集合SSSEJを転送元に関連づける。ステップS クラスFHejに属する各要素についてステップS255 10 283では、制御信号の集合SSS-Ejを制御信号の 集合Source-Support-Setに関連づける。そして、ステッ プS284において、転送元を転送元レジスタの集合So urce-Registorsに追加する。

> 【0173】すべてのエッジについてステップS273 ~S284の処理を実行すると、ステップS291にお いて、制御信号の集合Source-Support-Setの結合体U-So urce-Sets を作成する。また、ステップS292におい て、制御信号の集合Sink-Support-Setの結合体U-Sink-S ets を作成する。ステップS293では、結合体U-Sour ce-Sets に属するユニークな要素から構成されるランダ ムトータルオーダTo-U-Source-Setsを作成する。また、 ステップS294では、結合体U-Sink-Sets に属するユ ニークな要素から構成されるランダムトータルオーダTo -U-Sink-Setsを作成する。

> 【0174】ステップS295では、Sink-Support-Set をスキャンする。ステップS296は、Sink-Support-S etに属するすべてのセットについてステップS297~ S300を実行するための処理である。ステップS29 7では、Sink-Support-SetからSSS-Ej を抽出す る。ステップS298では、To-U-Sink-Setsに基づいて SSS-Ejのピットベクトル表現BV-SSS-Ej を作成する。ここで、SSS-Ejの要素に対応するエ ントリに「1」を設定し、他の要素に「0」を設定す る。ステップS299では、BV-SSS-EjをSS S-Eiに関連づける。そして、ステップS300にお いて、BV-SSS-EjをSSS-Ejに追加する。 このとき、BV-Sink-Support-Setsは、Sink-Support-S etのピットベクトル表現の集合である。

【0175】すべてのセットについてステップS297 ~S300の処理を実行すると、ステップS311へ進 む。ステップS311は、Source-Support-Setに属する すべての集合についてステップS312~S315を実 行するための処理である。ステップS312~S315 は、基本的に上述したステップS297~S300と同 じである。

【0176】ステップS316では、BV-Sink-Suppor t-Set のベクトルリストをスキャンする。ステップS3 17は、ベクトルリストに属する各ペクトルについてス テップS318~S324を実行するための処理であ

SSS-Ejを抽出する。ステップS319では、BV -Sink-Support-Set のベクトルリストを再スキャンす る。ステップS320は、ベクトルリストに属する各ペ クトルについてステップS321~S323を実行する ための処理である。ステップS321では、ベクトルリ ストからBV-SSS-Ek を抽出する。ステップS3 22では、BV-SSS-EiとBV-SSS-Ekが 同じであるか否かを調べる。これらが互いに同じであれ ば、ステップS323において、BV-SSS-Ekに 対応する転送先レジスタReg-sink-kを検出する。そし て、すべてのベクトルについてステップS321~S3 23の処理を実行すると、ステップS324において、 転送先レジスタReg-sink-kを転送先レジスタファイルの 集合Sink-Reg-Filesに追加する。

【0177】ステップS331~S339は、基本的に ステップS316~S324の処理と同じである。ただ し、ステップS331~S339では、BV-Sink-Supp ort-Set のベクトルリストに属する各要素について処理 が行われ、所定の転送元レジスタが転送元レジスタファ イルの集合Source-Reg-Filesに追加される。

【0178】ステップS341では、転送先レジスタフ アイルの集合Sink-Reg-Filesのリストをスキャンする。 ステップS342は、そのリストに属する各集合につい てステップS343~S348を実行するための処理に 相当する。ステップS343では、上記のリストから集 合Sink-Reg-File-k を抽出する。ステップS345で は、すべての集合が処理されたか否かを調べる。未処理 のセットがあれば、ステップS346において、集合So urce-Reg-File-1 を抽出する。ステップS347では、 集合Sink-Reg-File-k と集合Source-Reg-File-1 とが同 30 一であるか否かを調べる。そして、それらが互いに同じ であれば、ステップS348において、集合Source-Reg -File-k を集合Reg-Files に追加する。上記処理によ り、レジスタファイルに属するレジスタが得られる。 【0179】このように、図32~図35に示すフロー チャートに処理により生成されたデータ転送グラフは、 上述のフローチャートの処理により最適化される。そし て、その最適化の結果は、エッジリストEfinal であ る。

【0180】図57は、最適化されたデータ転送グラフ 40 から隣接ノードリストを作成する処理のフローチャート である。なお、このフローチャートは、図19に示した フローチャートのステップS21の実施例である。 【0181】ステップS351では、エッジリストEfi nal をスキャンする。ステップS352は、エッジリス トEfinal に属する各サブグループについてステップS 353~S361を実行するための処理に相当する。ス テップS353では、エッジリストEfinal からサブグ

ループPi を抽出する。

属する各エッジについてステップS355~S361の 処理を実行するための処理に相当する。ステップS35 5では、サブグループPi からエッジEj を抽出する。 このとき、エッジEjの転送先ノードおよび転送元ノー ドが属する非フラグメント等価クラスにそれぞれ対応す る等価クラスHead-Hejおよび等価クラスTail-Hejを抽出 する。ステップS356では、非フラグメント等価クラ スHead-Hejが隣接ノードリストのノードセットNの要素 であるか否かを調べる。そして、非フラグメント等価ク ラスHead-HejがノードセットNの要素でなかった場合に は、ステップS357においてそれをノードセットNに 追加する。同様に、ステップS358では、非フラグメ ント等価クラスTail-HejがノードセットNの要素である か否か調べる。そして、非フラグメント等価クラスTail -HejがノードセットNの要素でなかった場合には、ステ ップS359においてそれをノードセットNに追加す る。

【0183】ステップS360では、隣接ノードリスト のノードセットNにおける非フラグメント等価クラスHe ad-Hejの隣接リストに非フラグメント等価クラスTail-H ejを追加する。また、非フラグメント等価クラスHead-H ejの入力エッジ数をインクリメントする。一方、ステッ プS361では、ノードセットNにおける非フラグメン ト等価クラスTail-Hejの隣接リストに非フラグメント等 価クラスHead-Hejを追加する。そして、非フラグメント 等価クラスTail-Hejの入力エッジ数をインクリメントす る。

【0184】図58~図60は、検証ツールに入力すべ きプロパティスクリプトを生成する処理のフローチャー トである。なお、このフローチャートは、図19に示し たフローチャートのステップS22の実施例である。 【0185】ステップS371では、隣接ノードリスト のノードセットNをスキャンする。ステップS372 は、ノードセットNに属する各ノードについてステップ S373以降の処理を実行するための処理である。ステ ップS373では、ノードセットからノードNjを抽出 する。

【0186】ステップS374では、ノードNjのファ ンインエッジ数が1以上であるか否かを調べる。ファン インエッジ数が1以上であればステップS375へ進 み、そうでない場合はステップS372に戻る。ステッ プS375では、転送先ノードがノードNjであるエッ ジ (ノードNj へのファンインエッジ) の集合Di-Arcs -into-Njを得る。ステップS376では、ノードN;の ファンアウトエッジ数が1以上であるか否かを調べる。 出力エッジ数が1以上であればステップS377へ進 み、そうでない場合はステップS377をスキップす

【0187】ステップS377では、転送元ノードがノ 【0182】ステップS354は、サブグループPiに 50 ードNjであるエッジ (ノードNjからのファンアウト

37

エッジ)の集合Di-Arcs-out-of-Njを得る。ステップS378では、ノードNjがレジスタであるか否かを調べる。ノードNjがレジスタであればステップS379へ進み、そうでない場合はステップS411へ進む。ステップS379では、集合Di-Arcs-into-Njに属するファンインエッジが存在するか否かを調べる。集合Di-Arcs-into-Njに属するファンインエッジが存在する場合はステップS380において、それらのファンインエッジ同士の資源競合プロパティを生成する。そうでない場合はステップS372に戻る。

【0188】ステップS381では、集合Di-Arcs-out-of-Njに属するファンアウトエッジが存在するか否かを調べる。集合Di-Arcs-out-of-Njに属するファンアウトエッジが存在する場合は、ステップS380において、集合Di-Arcs-into-Njと集合Di-Arcs-out-of-Njとの積PS1を生成する。PS1を「Em、En」と表す。なお、「Em」及び「En」は、それぞれ集合Di-Arcs-into-Njおよび集合Di-Arcs-out-of-Njの要素である。一方、集合Di-Arcs-out-of-Njに属するファンアウトエッジが存在しない場合は、ステップS372に戻る。

【0189】ステップS391では、PS1をスキャンする。ステップS392は、PS1の各要素についてステップS393~S395の処理を実行するための処理に相当する。ステップS393では、PS1から要素PS-k(Ea、Eb)を抽出する。ステップS394では、集合Di-Arcs-out-of-Njの要素Ebの処理タイプが順次転送であるか否かを調べる。そして、処理タイプが順次転送であれば、ステップS395において、クロック歪みによるエラーをチェックするための資源競合プロパティを生成する。

【0190】ステップS396では、集合Di-Arcs-into-Njと集合Di-Arcs-into-Njとの積PS2を生成する。 続いて、ステップS397では、エッジEjのガード表現を「Gi」としたときに、集合Di-Arcs-out-of-Njに属する各ファンアウトエッジEiに対して論理式No-Read=(OR(Gi))を生成する。ステップS398では、PS2をスキャンする。ステップS399は、PS2に属する各要素について処理400およびS401を実行するための処理に相当する。

【0191】ステップS400では、PS2からPS2-k=(Ec、Ed)を抽出する。そして、ステップS401において、レジスタ漏れプロパティEF(G1\*EX(E(No-ReadUGm)))を生成する。

【0192】ノードNjがレジスタでなかった場合(ステップS378:No)は、ステップS411において、そのノードNjが出力ポートであるか否かを調べる。ノードNjが出力ポートであれば、ステップS412において、集合Di-Arcs-into-Njに要素が存在するか否かを調べる。すなわち、その出力ポートへのファンインエッジが存在するか否かを調べる。ファンインエッジ

がある場合には、ステップS413において、それらエッジ同士のすべての組合せに対して資源競合プロパティを生成する。

【0193】ステップS414では、ノードNjが入力ポートであるか否か調べる。ノードNjが入力ポートであれば、ステップS415において、集合Di-Arcs-into-Njおよび集合Di-Arcs-into-Njの結合体Union-Arcs-of-Njを生成する。そして、ステップS416において、Union-Arcs-of-NjとUnion-Arcs-of-Njとの積PS3を生10成する。

【0194】ステップS417では、PS3をスキャンする。ステップS418は、PS3に属する各要素についてステップS419~S421の処理を実行するための処理に相当する。ステップS419では、PS3からPS3-k=(Ee、Eg)を抽出する。ステップS420では、エッジEeとエッジEgが同じものであるか調べる。それらのエッジが同じであった場合は、ステップS421において、資源競合プロパティを生成する。

【0195】上述したプロパティを生成する機能は、コンピュータを用いて上述のフローチャートに示した処理を記述したプログラムを実行することにより実現される。そのプログラムを実行するコンピュータ100のプロック図を図61に示す。

【0196】CPU101は、上述のフローチャートに 示した処理を記述したプログラムを記憶装置102から メモリ103にロードして実行する。記憶装置102は、たとえばハードディスクであり、上記プログラムを 格納する。一方、メモリ103は、例えば半導体メモリであり、CPU101の作業領域として使用される。

0 【0197】記録媒体ドライバ104は、CPU101 の指示に従って可撥性記録媒体105にアクセスする。 可搬性記録媒体105は、例えば、半導体デバイス(P Cカード等)、磁気的作用により情報が入出力される媒体(フロッピーディスク、磁気テープなど)、光学的作 用により情報が入出力される媒体(光ディスクなど)を 含む。通信制御装置106は、CPU101の指示に従って網との間でデータを送受信する。

【0198】図23は、本発明に係わるソフトウェアプログラムなどの提供方法を説明する図である。本発明に係わるプログラムは、例えば、以下の3つの方法の中の任意の方法により提供される。

【0199】(a) コンピュータ100にインストールされて提供される。この場合、プログラム等は、たとえば、出荷前にプレインストールされる。

(b) 可挽性記録媒体に格納されて提供される。この場合、可挽性記録媒体105に格納されているプログラム等は、基本的に、記録媒体ドライバ104を介して記憶装置102にインストールされる。

否かを調べる。すなわち、その出力ポートへのファンイ 【0200】(c)網上のサーバから提供される。この場 ンエッジが存在するか否かを調べる。ファンインエッジ 50 合、基本的には、コンピュータ100がサーバに格納さ

れているプログラム等をダウンロードすることによって そのプログラム等を取得する。網は、無線網を含む。

【0201】なお、上述の実施例では、検証すべきプロパティとして、資源競合およびレジスタ漏れを採り上げているが、本発明が生成するプロパティはこれに限定されるものではない。

【0202】また、データ資源としてレジスタ、ポート、バスを採り上げているが、本発明が対象とするの資源はこれに限定されるものではない。

#### [0203]

【発明の効果】本発明によれば、ハードウェア記述言語で記述された仕様から、そのハードウェアにおいて資源競合またはレジスタ漏れが発生するか否かを検証するためのプロパティを自動的に生成できる。このため、ハードウェアの設計ミスを早い段階で修正でき、IC等の開発のための時間およびコストが節約される。また、デバッグ作業が減るので、設計者は、余った労力を他の作業に投入できる。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態のプロパティ作成ツールが 20 を示す図である。 仕様される環境を説明する図である。 【図32】データ

【図2】プロパティ生成ツールの動作を説明するフロー チャートである。

- 【図3】データ転送グラフの一例である。
- 【図4】最適化処理のフローチャートである。
- 【図5】ハードウェアの例である。

【図6】図5に示すハードウェアを記述する階層的に方 法を説明する図である。

【図7】「資源の等価」を利用してデータ転送グラフを 最適化する例を示す図である。

- 【図8】「分岐」を説明する図である。
- 【図9】レジスタファイルを説明する図である。
- 【図10】Verilog で記述されたハードウェア仕様の一 例(その1)である。

【図11】Verilog で記述されたハードウェア仕様の一例(その2)である。

【図12】Verilog で記述されたハードウェア仕様の一例(その3)である。

【図13】Verilog で記述されたハードウェア仕様の一 例(その4)である。

【図14】Verilog で記述されたハードウェア仕様の一例(その5)である。

【図15】Verilog で記述されたハードウェア仕様の一 例(その6)である。

【図16】図10~図15に示したハードウェア仕様か ら生成されたデータ転送グラフである。

- 【図17】疑似資源を説明する図である。
- 【図18】最適化されたデータ転送グラフの例である。
- 【図19】プロパティ作成処理のフローチャートであ る。

【図20】隣接ノードリストの例である。

【図21】「資源競合」のプロパティの例である。

【図22】「レジスタ漏れ」のプロパティの例である。

【図23】クロックの歪みを考慮した場合の「資源競合」のプロパティの例である。

【図24】Verilog で記述されたハードウェア仕様の一例(その1)である。

【図25】Verilog で記述されたハードウェア仕様の一例(その2)である。

10 【図26】Verilog で記述されたハードウェア仕様の一 例(その3)である。

【図27】図24~図26に示したハードウェア仕様から生成されたデータ転送グラフである。

【図28】図27に示すグラフにおけるデータ転送の条件を示す図である。

【図29】レジスタファイルを検出する処理を説明する 図である。

【図30】最適化されたデータ転送グラフの例である。

【図31】最適化されたグラフにおいて使用される条件 を示す図である。

【図32】データ転送グラフを生成する方法のフローチャート(その1)である。

【図33】データ転送グラフを生成する方法のフローチャート(その2)である。

【図34】データ転送グラフを生成する方法のフローチャート(その3)である。

【図35】データ転送エッジを生成する処理の詳細フローチャートである。

【図36】「非フラグメント等価」を検出する処理のフ 30 ローチャート(その1)である。

【図37】「非フラグメント等価」を検出する処理のフローチャート(その2)である。

【図38】「フラグメント等価」を検出する処理のフロ ーチャート(その1)である。

【図39】「フラグメント等価」を検出する処理のフローチャート(その2)である。

【図40】「フラグメント等価」を検出する処理のフローチャート(その3)である。

【図41】「フラグメント等価」を検出する処理のフロ40 ーチャート(その4)である。

【図42】「名称等価」を検出する処理のフローチャートである。

【図43】「分岐エッジ」を検出する処理のフローチャートである。

【図44】「等価エッジ」を検出する処理のフローチャート(その1)である。

【図45】「等価エッジ」を検出する処理のフローチャート(その2)である。

【図46】「等価エッジ」を検出する処理のフローチャ 50 ト(その3)である。 41

【図47】「等価エッジ」を検出する処理のフローチャート(その4)である。

【図48】「等価エッジ」を検出する処理のフローチャート(その5)である。

【図49】データ転送グラフの例である。

【図50】データ転送の定義である。

【図51】インターバルグラフの例である。

【図52】「レジスタファイル」を検出する処理のフローチャート(その1)である。

【図53】「レジスタファイル」を検出する処理のフロ 10 るコンピュータのブロック図である。 ーチャート(その2)である。 【図62】本発明に係わるソフトウェ

【図54】「レジスタファイル」を検出する処理のフローチャート(その3)である。

【図55】「レジスタファイル」を検出する処理のフロ

ーチャート (その4) である。

【図56】「レジスタファイル」を検出する処理のフロ

ーチャート (その5) である。

\*【図57】隣接ノードリストを作成する処理のフローチャートである。

【図58】プロパティスクリプトを生成する処理のフローチャート(その1)である。

【図59】プロパティスクリプトを生成する処理のフロ ーチャート(その2)である。

【図60】プロパティスクリプトを生成する処理のフロ ーチャート(その3)である。

【図61】本発明の機能を記述したプログラムを実行す 0 るコンピュータのプロック図である。

【図62】本発明に係わるソフトウェアプログラムなど の提供方法を説明する図である。

#### 【符号の説明】

1 プロパティ生成ツール

2 ハードウェア仕様

3 検証ツール


【図1】

[図2]

[図3]


#### 本発明の一実施形態のプロパティ 作成ツールが仕様される環境を説明する図

プロパティ生成ツールの 動作を説明するフローチャート





【図5】

### ハードウェアの例




## データ転送グラフの一例






【図9】

### レジスタファイルも説明する図





【図20】


# 隣接ノードリストの例

転送元ノード	転送先ノード
E	L
F	L
F	М
G	М
Н	N
l I	N
J	0
K	0
Q.	V
L	V
M	V
R	V

### 【図10】

Verllogで記述されたハードウェア仕様の一例(テの1)

module MOD C (GLOBAL\_CLK, INPUT 1, INPUT 2, OUTPUT 1, OUTPUT 2, CTRL 1, CTRL 2, CTRL 3, CTRL 4, CTRL 5, CTRL 6, CTRL 7);



enmodule

【図11】

# Verling で記述されたハギュアは様の一例(fの2)

andule MOD1 (GLUBAL\_CLK, CTRL1, CTRL2, IPORT1, IPORT2,
IPURT3, IPORT4, OFORT1, DPORT1);
input CTRL1;
input CTRL1;
input CTRL1;
input [7:0] IPORT1;
input [7:0] IPORT1;
input [7:0] IPORT1;
input [7:0] IPORT2;
input [7:0] IPORT3;
input [7:0] IPORT4;
output [7:0] IPORT4;
cutput [7:0] IPORT4;
cutput [7:0] IPORT4;
cutput [7:0] IPORT5;
input [7:0] IPORT5;
input [7:0] IPORT5;
cutput [7:0] IPO

[図13]


Verling で記述されたパードゲア仕様の一例(その4)

module MOD 2 ( GLOBAL\_CLK, CTRL 3, CTRL 4, CTRL 5, CTRL 6, CTRL 7, IPORT 5, OPORT 3, OPORT 4);

```
input
                 CHOBAL_CLK;
                 curn:
input
1aput
                 CTRLA;
input
input
input
                 CTALS;
                 CTEL6;
                               (1)
                 CIRLT.
       [16:0]
input
                 IPORTS;
output [16:0]
output [15:0]
                 OPORT4;
       reg [15:0] REG_C;
       reg [15:0] REG_D:
       reg [15:0] REG_E:
      assign GPGRT3 = REG_E; 9
      reg (15:0) REC_F;
      maign OPORT4 - REG_F;
      initial
      begin
           XEG_D = 16'600000000000001;
           REG_E = 16'becmessuscocccco;
ASG_F = 16'becccccccccccccc;
```

【図12】

Verlingで記述されたハードウェア仕様の一例(+の3)




[図14]

Verilogで記述されたハードウェア仕様の一例(その5)


```
always 0[ posedge (GLUBAL_CLK))
        begin
            1f (CTRL3)
            begin
             REG_C = IPORTS:
                                        100
            elee.
            begin
             HEG_D - IPORTS;
       always 6( posedge (CLOBAL_CLK))
       begin
           if (CTRLA)
           begin
             REC_C - REC_C + REC_D;
                                       囫
             REG_D - REG_C / REG_D:
SS :
      always 0( posedge (CLORAL_CLK))
            REG_F - REG_E - REG_D;
     always 8( posedge (GLOBAL_GLX))
      begin
          if (CTRL5)
                                      ➂
```

MEQ\_E - MEG\_C;

【図 1 5】 Verling で記述されたハードウェア仕様の一例 (その5)





【図18】 ・ 最適化されたデータ転送グラフの例



【図17】


# 疑似資源 t 説明 t s 図






【図26】

Verlingで記述されたハードウェア仕様の一切 (その3)



【図16】




[図21]

. 【図22】


Model : AG	Model : Adjenta.com.)	For data transfer educa Et. & B.
Node M : MG	Node M: AGI-CTRLJ.CTRLAI	For date lamine action FM & OM
Node N : M	Node N: ac(creus.creus)	_
Node O : Mg	Node O : MG (CTRL). CTRL2)	
Node V : Ad	ACTI-CTRLS & -CTRLS & CTRL7].CTRLS;	For data learther edge OV & LV.
2	AG((+CTRLS & -CTRLS & CTRL7).(-CTRLS & CTRL6)))	6 For data framely actions DV & LIV.
3	AG((-CTRLS & -CTRLS & CTRL7).(-CTRLS & -CTRLS & -CTRL7)))	ļ
2	AG(CPRUS. (-CERLS & CTRL6))	ŧ
2	AG(CRILS. (-CERLS & -CTUL & -CTRL?))]	Fordate lancher advant & 6 80
8	AG((-CTRLS & CTRLS).(-CTRLS & -CTRLS & -CTRL7));	
Node L: R	Node L: Rolland L = -CTRLS EFFCRIL4 // EXIET-CTRLS U CTRLA)} For the zense	for two scotsequies withou farm E to L
2	CP (CYRL) A EX (B)-CRLS U CTRL)))   For his conse	For two consecutive writes from F to t.
2		the hom E to L
	EPICFRL4 // EXIRI-CTRL5 U CTRL3) ) For a wide for	KG a wide from 5 to Lithbowned by a write boan 6 to L
Node M : M	Node M : No Read of e - (-CTRLS & CTRLA)	
2	EF (-CTRL3 // EX (E(No_Nend_N U -CTRL3))) Form	For her consecutive unles from F to M
2	BFIGHELA IN EXISTROJANDEL U CTREATT	For two comsecutive writes from Q to M
2	EF (-CTRL) A EX [E[No Beach U CTRLA1]] for a	In of D mout ett
ä	EPICTOLA // EX(E(No_Pead )) 0 -CTG[3]) Form	Una Justi sha e fa pandaja M ca D mag nama s so J

【図35】


【図37】




「**ネフラグメント等価」を検出する**処理の フローチャート(その2)




【図23】







[図24]



【図36】


[図32]






[図25]


【図28】



[図39]



「フラグメント等価」を検出する処理の フローチャート(その2)



【図27】

四24~ 図26に示したハードウェア仕様から

# [図49]


ータ転送グラフの例

【図29】


【図31】

GI' - CHE, ARC, ACC & WAITE

ġ



最適化されたグラフにかれて 使用其代方条件表示了图



【図40】

「フラグメント等価」を校出する処理の フローチャート(その3)

【図42】

「名称等値」を検出する処理のフローチャート

8151 F-ohl Idをスキャン F-childの各要素を処理? 8152

No

こよりを独出

C+iの観賞第二P-C+I


CotiおよびP-Cotiに OIFHolを設定

CdiをOIFHeIに加える


\$ 153

ls 8 154


S 155



【図30】 最適化されたデータ転送グラフの例




[図33]




[図45]

「等価エッジ」を検出する処理の フローチャート(その2)




[図41]

# 「フラグメント写像」を検出する処理のフローテャート(その4)




【図43】

# 「分 柱エッグ』を検出する処理のフローチャート



[図34] データ転送グラフを生成する方法のフローチャート(その3)




[図44]

「神質エッジ」を推出する処理のフローチャート(その1) Start ゲータ転送エッグリストEstをスキャン 5 8212 ての要素を免疫で 6213 No Stop E」を輸出 E」の転送元および転送免を禁出 記憶元フラグメント? 8215 Ţv. 転送元のフラグメント等低=FHsj FHejをスキャン すべての事命を処理? ₹8217 No NIを抽出 8218 NIを含むエッジセットを抽出 S 220 独出エッジのリストをスキャン すべての要素を発展で 5221 5 8 222 Yes Ekを抽出 転送先ノード=Head-I ad hit和道会? T v ...

【図62】


集合Eqr-Tell-EJにEbを進加

### 本発明に係わるソフトウェアプログラムなどの 提供方法を説明する図




[図46]

### 「芍師エッジ」を検出する処理のフローテャート(その3)




【図47】

# 「等値エッジ」を検出する処理のフローチャート(その4)



「等価エッジ」を検出する処理の フローテャート(その5)




[図48]

# 【図50】


# データ転送の定義

【図51】 インターバルグラフの柳




【図52】

「レジスタファイル」を検出する処理のフローチャート(その1)




【図56】

「レジスタファイル」を 検出する処理のフローチャート(その5)




【図54】

「レジスタファイル」を検出する処理のフローチャート(その8)



【図57】

禁控ノードリストを作成する処理のフローチャート




8435


[図53]

[図55]。


「レジスタファイル」を検出する処理のフローチャート(その2)

「レジスタファイル」を 検出する処理のフローチャート(その4)






【図58】




【図59】

プロパティスクリプトを生成する処理のフローチャート(その2)



[图60]

#### プロパティスクリプトを生成する処理の フローチャート(その3)



### フロントページの続き

(51) Int. Cl. '

識別記号

FΙ

テーマコード(参考)

H01L 27/04

IJ

(72)発明者 中田 恒夫 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

F ターム(参考) 58046 AA08 DA04 DA06 JA01 5F038 CA03 CA17 CD05 DF11 EZ10 EZ20 5F064 BB09 BB18 DD03 DD04 DD25

HH06 HH09 HH10 HH14